JPH0263397A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、ＶＴＲやビデオディスク装置において再生
された映像信号を処理する映像信号処理装置に係り、特
にＦＭ変調された入力映像信号をＡ／Ｄ変換してからＦ
Ｍ復調を行なう場合の時間軸補正手段に関する。

（従来の技術） ＶＴＲやビデオディスク装置の再生系において、ＦＭ復
調器やデイエンファシス回路は従来アナログ回路により
実現されていたが、再生されたＦＭ映像信号（ＲＦ倍信
号をＡ／Ｄ変換し、ＦＭ復調器およびデイエンファシス
回路をディジタル信号処理によって実現する方法が考え
られている（例えばＩＥＣＥ　１９８Ｂ、ｋｏｂａｙａ
ｓｈｌ：Ｅｘｐｅｒｉｍｅｎｔｓ　ｏｎＶＴＲＤｌｇｌ
【ａｌ　　Ｓｉｇｎａｌ　　Ｐｒｏｃｅｓｓｉｎｇ）　
　。

また、ＶＴＲやビデオディスク装置における再生信号は
時間軸変動が生じている。従来では・時間軸変動を除去
するために、例えば特開昭５８−１２４３８５号公報に
記載されているように、アナログ信号処理のＦＭ復調器
及びデイエンファシス回路により復調されたベースバン
ド映像信号をＡ／Ｄ変換した後、時間軸補正メモリに入
力することによって時間軸補正を行なっている。

映像信号処理装置をＩＣ化する場合、上記２つの技術を
組合わせることにより、ＲＦ映像信号を直接Ａ／Ｄ変換
した後、ＦＭ復調、デイエンファシス及び時間軸補正を
全てディジタル信号処理で実現することが考えられる。

この場合、Ａ／Ｄ変換器のサンプリング周波数はＦＭ変
調されたＲＦ帯域の映像信号の２倍以」−に選ばれ、ベ
ースバンド映像信号をＡ／Ｄ変換した後に時間軸補正を
行なう場合に比較して２倍以上となる。このためＡ／Ｄ
変換器の出力のデータ量が増え、時間軸補正メモリの容
量が大幅に増加してしまう。また、サンプリング周波数
が高くなるとそれだけ回路の動作周波数が高くなり、高
価な回路素子を大量に必要とする。

（発明が解決しようとする課題） このようにＦＭ変調された映像信号を直接Ａ／Ｄ変換器
によりディジタル化した後、ＦＭ復調及び時間軸補正を
行なうと、時間軸補正メモリの容量が増大し、また回路
の動作周波数が高くなるため、コストが高くなってしま
うという問題があったる 本発明はこのような問題点を解決するためになされたも
ので、時間軸補正メモリの容量を増大させず、しかも動
作周波数をあまり高くすることなく、ディジタル信号処
理によりＦＭ復調及び時間軸補正が可能な映像信号処理
装置を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） 本発明は、ＦＭ変調された入力映像信号をＡ／Ｄ変換器
によりディジタル化し、ディジタルＦＭ復調器により復
調した後、サンプリング周波数変換器によりサンプリン
グ周波数ＭをＭ＞Ｎが整数比の関係で且つＭ＞Ｎの条件
を満たすサンブリ・ング周波数Ｎに変換してから、時間
軸補正メモリに入力するようにしたことを基本的な特徴
としている。

ここで、入力ＦＭ映像信号の時間軸変動量ΔＴがΔＴ≧
１／Ｎ、つまりＡ／Ｄ変換器ののサンプリング周期より
長い時間軸変動成分については、時間軸補正メモリの書
込みタイミングを制御することにより補正する。また、
時間軸変動はΔＴが１／Ｍ〉八Ｔ１つまりサンプリング
周波数変換器のサンプリング周期より短い時間軸変動成
分については、Ａ／Ｄ変換器のサンプリング位相を制御
するか、またはサンプリング周波数変換器と時間軸補正
メモリとの間の信号経路中で捕間処理を行なうことによ
り補正する。そして、これらの時間軸補正では補正でき
ない１／Ｎ＞ΔＴ≧１／Ｍの範囲の時間軸変動成分につ
いては、サンプリング周波数変換器の間引き位相を制御
することにより補正する。

（作用） このように本発明では、ＦＭ復調前のＲＦ帯域の入力映
像信号をＡ／Ｄ変換し、ディジタルＦＭ復調器により復
調した後、サンプリング周波数変換器によりサンプリン
グ周波数を下げてから時間軸補正メモリに信号を供給す
る。従って、ＲＦ帯域の入力映像信号をＡ／Ｄ変換した
後、サンプリングそのままのサンプリング周波数で時間
軸補正メモリに信号を供給する方法に比較して、サンプ
リング周波数を下げた分だけ時間軸補正メモリに入力さ
れるデータの量が減少してメモリの容漬が削減され、ま
たサンプリング周波数変換器以降の動作周波数が低くな
る。

（実施例） 以下、本発明の詳細な説明する。

第１図は本発明の一実施例に係る映像信号処理装置のブ
ロック図である。同図において、入力端子１には例えば
ＶＴＲからの再生ＲＦ信号、すなわちＦＭ変調された映
像信号が入力される。この入力映像信号はＡ／Ｄ変換器
２によってディジタル信号に変換された後、ディジタル
ＦＭ復調器３により復調される。ＦＭ復調器３の出方信
号はサン・プリング周波数変換器４によってＡ／Ｄ変換
器２におけるサンプリング周波数より低いサンプリング
周波数にされた後、デイエンファシス回路５に導かれ、
時間軸変動を伴ったベースバンド映像信号となる。この
ベースバンド映像信号は映像遅延器６によって一定時間
遅延され、時間軸補正メモリ７に書込み制御回路２６に
よる制御下で書込まれる。時間軸補正メモリ７の内容は
読出し制御回路２７による制御下で読出され、Ｄ／Ａ変
換器８によりアナログ信号に変換され、さらにローパス
フィルタ９を介して出力端子１ｏへ導かれる。

基準クロック発生器１１は、入力端子１に到来する入力
映像信号の最高周波数の２倍以上の周波数の基準クロッ
ク信号１２を発生する。Ａ／Ｄ変換器２はクロック切換
スイッチ１４によって入力映像信号の水平ブランキング
期間には基準クロック信号１２が、また映像期間には基
準クロック信号１２をクロック位相変調器１３により位
相変調した信号が、それぞれサンプリングクロック信号
として供給される。このサンプリングクロック信号と同
じクロック信号が、ＦＭ復調器３及びサンプリング周波
数変換器４にも供給される。サンプリング周波数変換器
４には、さらに基本クロック信号１２を分周器１６によ
り分周したクロック信号１７が間引き位相制御回路１８
を介して供給される。間引き位相ｍ制御回路１８から出
力されるクロック信号１９は、デイエンファシス回路５
及び映像遅延器６にも供給される。また、クロック信号
１７は読出し制御回路２７にも供給される。

デイエンファシス回路５の出力信号は同期分離器２０に
入力され、水平同期信号が分離される。

分離された水平同期信号はバーストフラグ発生器２１に
入力され、映像１２号のブランキング部に挿入されてい
る時間軸変動検出のためのバースト信号に基づいてバー
ストフラグが発生される。バーストフラグは時間軸変動
検出器２２に入力される。

時間軸変動検出器２２には、デイエンファシス回路５か
ら出力されるベースバンド映像信号と、分周器１６から
のクロック信号１７も入力されている。

・時間軸変動検出器２２ではバーストフラグを基準にし
て、ベースバンド映像信号中のバースト信号をクロック
信号１７のタイミングでサンプリングし、バースト信号
とクロック信号１７との位相差を検出して、その位相差
を入力映像信号の時間軸変動量ΔＴに換算する。そして
、この時間軸変動量ΔＴをクロック信号１７の周期（サ
ンプリング周波数変換器４におけるサンプリング周波数
の逆数１７Ｎ）以上の成分と、基準クロック信号１２の
周期（Ａ／Ｄ変換器２におけるサンプリング周波数の逆
数１／Ｍ）未満の成分と、クロック信号１７の周期１／
Ｎ未満で且つ基準クロック信号１２の周期１／Ｍ以上の
成分とに分類し、ΔＴ≧１／Ｎ、１／Ｍ＞ΔＴ。

１／Ｎ＞ΔＴ≧１／Ｍの各成分に対応して、それぞれ第
１〜第３の検出出力２Ｂ、２４．２５を発生する。第１
の検出出力２３は書込み制御回路２７に供給され、時間
軸補正メモリ７の書込みアドレス発生タイミングを制御
する。すなわち、書込み制御回路２６では基本的に同期
分離回路２０で分離された同期信号のタイミングにより
時間軸補正メモリ７の書込みアドレスのリセットを行な
うが、第１の検出出力２３が与えられると、この検出出
力２３の値に応じてリセットタイミングを制御し、書込
みアドレスを発生する。

第２の検出出力２４はクロック位相変調器１３に供給さ
れ、Ａ／Ｄ変換器２に与えられるサンプリングクロック
・信号の位相、すなわちＡ／Ｄ変換器２のサンプリング
位相を変調する。

さらに、第３の検出出力２５は間引き位相制御回路１８
に供給され、サンプリング周波数変換器４における間引
き位相を制御する。ここで、間引き位相とはサンプリン
グ周波数変換器４において間引かれるサンプリング点の
位相をいう。

次に、第２図に示すタイムチャートを参照して第１図の
動作を説明する。なお、第２図はＡ／Ｄ変換器２におけ
るサンプリング周波数Ｍとサンプリング周波数変換器４
における出力信号のサンプリング周波数Ｎとの比がＭ：
Ｎ−２：１の場合の例であり、（ａ）は時間軸変動検出
器２２に供給さルるバースト信号の波形、（ｂ）は時間
軸変動検出器２２におけるクロック信号１７によるサン
プリング点、（Ｃ）はクロック位相変調器１３により変
調された後のサンプリングクロック信号によるＡ／Ｄ変
換器２でのサンプリング点、（ｄ）は（ｅ）をサンプリ
ング周波数変換器４において１／２に間引いた後のサン
プリング点をそれぞれ示す。

クロック切換スイッチ１４は時間軸変動検出器２２の動
作期間である水平ブランキング期間において基準クロッ
ク信号１２を選択し、間引き位相制御回路１８からもク
ロック信号１７がクロック信号１９として出力される。

今、時間軸変動検出器２２におけるバースト信号のサン
プリング位相を第２図（ｂ）と仮定する。この時の入力
映像信号の時間軸変動量ΔＴはΔＴｌ−１／Ｍの成分と
、６１１未満のΔＴ２の成分との和であるから、時間軸
変動検出器２２の出力２３〜２５のうち、ΔＴ≧１／Ｎ
に対応する第１の検出出力２３は０、また１／Ｍ＞ΔＴ
に対応する第２の検出出力２４はΔＴ２に対応した値と
なり、さらに１／Ｎ＞ΔＴ≧１／Ｍに対応する第３の検
出出力２５はΔＴｌに対応した値となる。この場合、第
２の検出出力２４の値に応じてクロック位相変調器１３
でクロック信号１２の位相がΔＴ２分だけ制御され、こ
の位相制御された後のクロック信号１５が切換スイッチ
１４により次の映像信号期間にＡ／Ｄ変換器２にサンプ
リングクロック信号として供給されることにより、Ａ／
Ｄ変換器２におけるサンプリング位相は第２図（ｅ）の
ようになる。

次に、Ａ／Ｄ変換器２の出力データはディジタルＦＭ復
調器３を介してサンプリング周波数変換器４に入力され
、サンプリング周波数がＭからＮへと１／２に下げられ
るとともに、ベースバンド映像信号帯域外の周波数成分
が十分抑圧される。

サンプリング周波数変換器４はＡ／Ｄ変換器２における
第２図（Ｃ）のサンプリング点を一つ置きに間引くこと
により、サンプリング周波数を１／２にするのであるが
、どの位相のサンプリング点を間引くかは、時間軸変動
検出器２２の第３の検出出力２５の値（ΔＴ１に対応す
る）に応じて間引き′位相制御回路１８により制御され
る。これによりバースト信号のサンプル点の位相は、第
２図（ｄ）に示すように０’　、　９０°、１８０°、
２７０°となる。このサンプリング周波数変換器４の出
力信号はデイエンファシス回路５、映像遅延器６を介し
て時間軸補正メモリ７に書込み制御回路２６により制御
されたタイミングで書込まれた後、読出し制御回路２７
により制御されたタイミングで読出され、さらにＤ／Ａ
変換器８及びローパスフィルタ９を介してアナログ信号
に戻されることによって、出力端子１０から時間軸補正
された映像信号が得られる。

第３図はＡ／Ｄ変換器２におけるサンプリング周波数Ｍ
とサンプリング周波数変換回路４の出力信号のサンプリ
ング周波数Ｎとの比がＭ：Ｎ＝７：３の場合の例であり
、（ａ）は時間軸変動検出器２２に供給されるバースト
信号の波形、（ｂ）は時間軸変動検出器２２におけるク
ロック信号１７によるサンプリング点、（Ｃ）は基準ク
ロック信号１２をサンプリングクロック信号とした時の
Ａ／Ｄ変換器２でのサンプリング点を示す。時間軸変動
検出器２２では時間軸変動量ΔＴが検出され、これが１
／Ｎ＞ΔＴ≧１７Ｍ１すなわちＡ／Ｄ変換器２のサンプ
リング周期以上でサンプリング周波数変換器４の出力周
期未満の成分ΔＴ１と、１／Ｍ＞ΔＴ１すなわちＡ／Ｄ
変換器２のサンプリング周期未満の成分ΔＴ２とに分解
される。そして、ΔＴ２の時間軸変動成分に基づいてＡ
／Ｄ変換器２に供給されるサンプリングクロック信号が
位相変調されることにより、Ａ／Ｄ変換器２でのサンプ
リング点は第３図（ｄ）のようになる。次に、サンプリ
ング周波数変換器４においてはＭとＮとの最小公倍数の
周波数で（ｄ）の各サンプルが補間され、且つΔＴｌの
時間軸変動成分に基づいて第３図（ｅ）に示す位相のサ
ンプリング点が選択される。これによりサンプリング周
波数変換器４の出力信号中のバースト信号のサンプル点
の位相は、第３図（Ｃ）に示すように００９０°、１８
０°、２７０°となり、時間軸補正がなされる。

・第４図は本発明の他の実施例であり、第１図における
クロック位相変調器１３及びクロック切換スイッチ１４
を除去し、Ａ／Ｄ変換器２には常時クロック信号１２を
供給するようにするとともに、デイエンファシス回路５
と映像遅延器６との間に補間回路２８を挿入している。

補間回路２８は時間軸変動検出器２２により検出された
時間軸変動量ΔＴのうちの１／Ｍ＞ΔＴの成分、すなわ
ちＡ／Ｄ変換器２のサンプリング周期未満の時間軸変動
成分ΔＴ２に対応して、第２図（ａ）に記号×で示す位
相０’　、　９０°　　１８０’　　　２７０°のサン
プリング点のサンプル値をその前後のサンプリング点の
サンプル値を用いて補間する。これにより第１図のクロ
ック位柑変：Ａ器２によるクロック位相変調と同様にし
て、ΔＴ２の時間軸変動成分が補正される。

［発明の効果］ 本発明によれば、ＦＭｌ＆調された入力映像信号をＡ／
Ｄ■換器によりディジタル化し、ディジタルＦＭ復調器
により復調した後、サンプリング周波数ＭをＭ＞Ｎが整
数比の関係で且つＭＡＨの条件を満たすサンプリング周
波数Ｎに変換してから、時間軸補正メモリに入力するこ
とによって、ＲＦ帯域の入力映像信号をＡ／Ｄ変換して
そのまま時間軸１＋１正メモリに信号を入力する方法に
比較して時間軸能「Ｅメモリの容はを減らすことができ
、しかもサンプリング周波数変換器以降の動作周波数を
低くできるため、大幅なコスト削減を図ることが可能と
なる。

また、このようにサンブリ、ング周波数変換器を設けた
場合、従来の時間軸補正メモリによる補正や、Ａ／Ｄ変
換器におけるサンプリング位相の制御では１／Ｎ〉八Ｔ
≧１／Ｍの範囲の時間軸変動量の時間軸変動成分を補正
できないが、本発明ではこのような時間軸変動成分につ
いても、サンプリング周波数変換器の間引き位相を制御
することで容易に補正ができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例においてＡ／Ｄ変換器のサンプリング周
波数とサンプリング周波数変換器の出力信号のサンプリ
ング周波数の比が２：１の場合の動作を示すタイムチャ
ート、第３図は同じくサンプリング周波数の比が７＝３
の場合の動作を示すタイムチャート、第４図は本発明の
他の実施例の構成を示すブロック図である。 ２・・・Ａ／Ｄ変換器、３・・・ディジタルＦＭ復調器
、４・・・サンプリング周波数変換器、７・・・時間軸
補正メモリ、１３・・・クロック位相変調器、］８・・
・間引き位相制御回路、２２・・・時間軸変動検出器、
２８・・・補間回路。 出願人代理人　弁理士・　鈴江武彦

Claims (2)

【特許請求の範囲】
1. （１）ＦＭ変調された入力映像信号をディジタル信号に
   変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換器の出力信号を入力とするディジタルＦ
   Ｍ復調器と、 このディジタルＦＭ復調器の出力信号のサンプリング周
   波数ＭをＭ：Ｎが整数比の関係で且つＭ＞Ｎの条件を満
   たすサンプリング周波数Ｎに変換するサンプリング周波
   数変換器と、 このサンプリング周波数変換器より後段に設けられた時
   間軸補正メモリと、 前記入力ＦＭ映像信号の時間軸変動量を検出し、その時
   間軸変動量ΔＴがΔＴ≧１／Ｎの時間軸変動成分につい
   ては前記時間軸補正メモリの書込みタイミングを制御す
   ることにより補正し、１／Ｍ＞ΔＴの時間軸変動成分に
   ついては前記Ａ／Ｄ変換器のサンプリング位相を制御す
   ることにより補正し、１／Ｎ＞ΔＴ≧１／Ｍの時間軸変
   動成分については前記サンプリング周波数変換器の間引
   き位相を制御することにより補正する手段とを備えたこ
   とを特徴とする映像信号処理装置。
2. （２）ＦＭ変調された入力映像信号をディジタル信号に
   変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換器の出力信号を入力とするディジタルＦ
   Ｍ復調器と、 このディジタルＦＭ復調器の出力信号のサンプリング周
   波数ＭをＭ：Ｎが整数比の関係で且つＭ＞Ｎの条件を満
   たすサンプリング周波数Ｎに変換するサンプリング周波
   数変換器と、 このサンプリング周波数変換器より後段に設けられた時
   間軸補正メモリと、 前記入力ＦＭ映像信号の時間軸変動量を検出し、その時
   間軸変動量ΔＴがΔＴ≧１／Ｎの時間軸変動成分につい
   ては前記時間軸補正メモリの書込みタイミングを制御す
   ることにより補正し、１／Ｍ＞ΔＴの時間軸変動成分に
   ついては前記サンプリング周波数変換器と前記時間軸補
   正メモリとの間の信号経路中で補間処理を行なうことに
   より補正し、１／Ｎ＞ΔＴ≧１／Ｍの時間軸変動成分に
   ついては前記サンプリング周波数変換器の間引き位相を
   制御することにより補正する手段とを備えたことを特徴
   とする映像信号処理装置。