JPH0263961A - Parallel multiple electronic interlock and system rising method thereof - Google Patents

Parallel multiple electronic interlock and system rising method thereof

Info

Publication number
JPH0263961A
JPH0263961A JP21736988A JP21736988A JPH0263961A JP H0263961 A JPH0263961 A JP H0263961A JP 21736988 A JP21736988 A JP 21736988A JP 21736988 A JP21736988 A JP 21736988A JP H0263961 A JPH0263961 A JP H0263961A
Authority
JP
Japan
Prior art keywords
data
terminal
rising
systems
electronic interlocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21736988A
Other languages
Japanese (ja)
Inventor
Tadayoshi Endo
遠藤 忠義
Fumio Kawatani
川谷 文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Electric Manufacturing Co Ltd filed Critical Kyosan Electric Manufacturing Co Ltd
Priority to JP21736988A priority Critical patent/JPH0263961A/en
Publication of JPH0263961A publication Critical patent/JPH0263961A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)

Abstract

PURPOSE:To make a speedy reset to parallel operation performable by writing rising data of each system in a storage part of at least one terminal periodically, and making it reset to the parallel processing after securing the rising data from the terminal at the time of rising after power interruption of one system. CONSTITUTION:At the time of normal operation of one side in both first and second electronic interlocking control systems 2, 3, when the other side is tried to be restored at an optional point of time after its maintenance, data of a system during normal operation at present is fed to a rising system as the rising data. Accordingly, data requisite for rising is periodically transmitted to at least one of the terminals 8, 9 from a system during the normal operation, and the latest rising data is stored in a memory means all the time in advance. When a trouble has occurred in one system, the rising data are demanded to these terminals 8, 9 at the time of rising the system after maintenance of the system, and the said terminal transmits the rising data stored to the demand system in response to this demand. Thus, after competition of maintenance, the rising system is made possible to be reset to a parallel process so speedily.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、電子連動装置、特に、並列処理を行う複数の
電子連動制御系を有する並列多重電子連動装置に関する
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to an electronic interlocking device, and more particularly to a parallel multiple electronic interlocking device having a plurality of electronic interlocking control systems that perform parallel processing.

「従来の技術」 信号機や転てつ機などを含む軌道上において、車両が安
蚕に運行されるためには、これら信号機や転てつ機など
の制御ならびに操作に一定の順序と制限を加える必要が
あり、そのための装置として、電子連動装置がある。
``Conventional technology'' In order for vehicles to operate safely on tracks that include traffic lights and switches, certain orders and restrictions must be applied to the control and operation of these signals and switches. There is a need for this, and there is an electronic interlocking device as a device for this purpose.

このような電子連動装置の役割上、動作中断は許されな
いことから、従来、2つの電子連動制御系を用いて、両
系に並列動作を行わせるようにしている。すなわち1両
系に全く同一の動作を行わせ2通常は一方の系を使用し
、その系に障害か発生した場合には、即座に他方の系に
切り替えることにより、システムとして支障のないよう
にしでいる。
Due to the role of such an electronic interlocking device, interruption of operation is not allowed, so conventionally two electronic interlocking control systems are used to cause both systems to operate in parallel. In other words, 1) both systems perform exactly the same operation, and 2) one system is normally used, and if a failure occurs in that system, it is immediately switched to the other system to ensure that there is no problem with the system. I'm here.

ところで、R害の発生した系については、速やかに、そ
の機部を正常化し、並列処理に復帰させなければならな
い、この際、正常に稼動している系の動作を停止するこ
となく、両系の動作状態を同一にする必要がある。従来
、一方の系がダウンした後の立上げ時には、特別な装置
(ハードウェア)を仲介して、現在動作している他方の
系か使用しているデータを立上げ−データとして立上げ
系に供給し1両データの一致を確認後に立上げるか、あ
るいは、列車の不存在および全信号機の停止を確認して
立上げるようにしていた。
By the way, for the system in which R damage has occurred, it is necessary to immediately normalize the machine and return to parallel processing.In this case, both systems must be restarted without stopping the operation of the normally operating system. It is necessary to make the operating state of the two devices the same. Conventionally, when starting up one system after it goes down, a special device (hardware) is used as an intermediary to bring up the data that is currently being used by the other system and send it to the startup system as data. The system was designed to start up after confirming that the data for one car matched, or after confirming that there was no train and that all signals were stopped.

「発明が解決しようとする課題」 しかしながら、前者の方法では、特別な装置を必要とす
るだけでなく、この特別な装置自体の故障の可使性によ
りシステムの信頼性が低下するという問題があった。ま
た、後妻の方法ては、任意所望の時点て立上げを行うこ
とができず、そのタイミングに人為的な判断を必要とす
るという問題かあった。
``Problem to be Solved by the Invention'' However, the former method not only requires special equipment, but also has the problem of lowering system reliability due to failure of this special equipment itself. Ta. Further, the second method has a problem in that it is not possible to start up the system at any desired time, and the timing requires manual judgment.

本発明は、このような従来の問題点に鑑みてなされたも
のであり、特別な装置を用いることなく、従来のシステ
ムを利用して、任意の時点に系の立上げを行い、並列動
作への迅速な復帰を回部とする並列多重電子連動装置の
立上げ方法およびこの立上げ方法を実施する並列多重電
子連動装置を提供することを目的とする。
The present invention was made in view of these conventional problems, and uses the conventional system to start up the system at any time and perform parallel operation without using any special equipment. It is an object of the present invention to provide a method for starting up a parallel multiplex electronic interlocking device whose turning point is a quick recovery of the system, and a parallel multiplex electronic interlocking device that implements this startup method.

「v1題を解決するための手段」 かかる目的を達成するための本発明の要旨とするところ
は、 1 第1および第2の電子連動制御系と、該第1および
第2の電子連動制御系に接続された記憶部を有する少な
くとも1つの端末とを有し、上記第1および第2の連動
制御系か並列処理を行う並列多重電子連動装置の系立上
げ方法であって、上記各県は立上げに必要な立上げデー
タを、上記少なくとも1つの端末の記憶部に周期的に書
き込むようにし、1つの系の電源遮断後の立上げ時に、
該第は、上記端末から上記立上げデータを取得して並行
処理に復帰することを特徴とする並列多重電子連動装置
の系立上げ方法。
"Means for Solving Problem v1" The gist of the present invention for achieving the above object is as follows: 1. First and second electronic interlocking control systems, and the first and second electronic interlocking control systems. and at least one terminal having a storage section connected to a parallel multiplex electronic interlocking device that performs parallel processing of the first and second interlocking control systems, the method comprising: The startup data necessary for startup is periodically written to the storage section of the at least one terminal, and when starting up one system after power is cut off,
The first method is to start up a system of a parallel multiplex electronic interlocking device, characterized in that the start-up data is acquired from the terminal and the process returns to parallel processing.

2 少なくとも1つの端末が共通に接続された第1およ
び第2の電子連動制御系からなり、該第1および第2の
系が並列処理を行う並列多重電子連動装置において、 該第1および第2の系に同期信号を供給する同期信号発
生手段と それぞれ上記第1および第2の系から上記端末へ制御デ
ータを伝送する第1および第2の回線と、 上記端末からのデータを上記第1および第2の系へ共通
に伝送する第3の回線とを備え、上記第1および第2の
系は、系立上げ時に必要な立上げデータを周期的に上記
第1および第2の回線に送信する手段を有し。
2. A parallel multiplex electronic interlocking device comprising first and second electronic interlocking control systems to which at least one terminal is commonly connected, the first and second systems performing parallel processing, synchronization signal generation means for supplying a synchronization signal to the systems; first and second lines for transmitting control data from the first and second systems to the terminals, respectively; and a third line that is commonly transmitted to the second system, and the first and second systems periodically transmit startup data necessary for system startup to the first and second lines. have the means to do so.

少なくとも1つの上記端末は、上記系から送出された立
上げデータを受信・記憶する手段および任意の系からの
立上げデータ要求に応して、上記記憶手段に格納された
上記立上げデータを上記第3の回線に送信する手段を有
することを特徴とする並列多重電子連動装置に存する。
At least one of the terminals includes means for receiving and storing start-up data sent from the system, and in response to a start-up data request from any system, the start-up data stored in the storage means The present invention resides in a parallel multiplex electronic interlocking device characterized by having means for transmitting data to a third line.

「作用」 第1および第2の電子連動制御系のうち、一方か正常に
動作しているときに、他方の制御系を、その保守後の任
意時点で復旧させようとする場合、上述のように、現在
、正常動作中の系のデータを立上げデータとして、立上
げ系に供給しなければならない、この立上げデータは、
固定的なデータてはなく、系の動作に伴って変化してい
くデータである。
"Operation" When one of the first and second electronic interlocking control systems is operating normally, if you wish to restore the other control system at any time after its maintenance, the above-mentioned procedure will apply. In this case, the data of the system currently in normal operation must be supplied to the startup system as startup data.This startup data is
This is not fixed data, but data that changes as the system operates.

そこで本発明では、立上げに必要な立上げデータを、正
常動作中の系から、少なくとも1つの端末に対して周期
的に送信することにより、その端末内部の記憶手段に常
時、最新の立上げデータを格納させておく、一方の系に
障害が発生した場合、その系の保守後に系を立上げる際
には、その立上げ系は上記端末に対して立上げデータの
要求を行い、この要求に対して当該端末は、その内部記
憶手段に格納されている立上げデータを要求系に送信す
る。
Therefore, in the present invention, by periodically transmitting the startup data necessary for startup from a normally operating system to at least one terminal, the latest startup data is always stored in the storage means inside the terminal. If a failure occurs in one of the systems in which data is stored, and when that system is started up after maintenance, that system will request startup data from the above terminal, and this request will be sent to the terminal. In response, the terminal transmits startup data stored in its internal storage means to the requesting system.

望ましくは、立上げ系は、立上げデータを取得して受信
処理した後、再度立上げデータを端末から取得して、処
理後のデータを再度取得した立上げデータと比較し、両
データの一致を確認してから正規の並列処理に入る。
Preferably, the startup system acquires the startup data and processes it, then retrieves the startup data again from the terminal, compares the processed data with the startup data that was acquired again, and checks whether the two data match. After confirming that, regular parallel processing begins.

これにより、正常時ならば、たかだか数周期で系立上げ
が可能となる。
As a result, under normal conditions, the system can be started up in a few cycles at most.

前記立上げ時に必要な立上げデータは、電子端末群か使
用するデータとほぼ同じデータ量であり、内部タイマ値
、処理カウンター値等の立上げ専用のデータは、通常使
用されるデータ量に比較すると無視できるデータ量であ
る。したがって。
The amount of startup data required during startup is approximately the same amount as the data used by the electronic terminal group, and the data dedicated to startup, such as internal timer values and processing counter values, is compared to the amount of data normally used. The amount of data is negligible. therefore.

データ量の増加により、多少周期が長くなる点および立
上げデータを端末が送信する時間は、現在の周期余裕で
充分吸収可能である。
The fact that the period becomes somewhat longer due to the increase in the amount of data and the time required for the terminal to transmit start-up data can be sufficiently absorbed with the current period margin.

「実施例」 以下1図面に基づき、並列二重連動装置を例として本発
明の一実施例を説明する。
``Embodiment'' An embodiment of the present invention will be described below with reference to one drawing, taking a parallel double interlocking device as an example.

第1図は、本発明による並列二重連動装置の概略ブロッ
ク図である。この装置は、同期信号発生器2と、この同
期信号発生器2から共通の同期信号を受ける連動制御系
3および4(I系および■系)と、複数の端末8.9・
・・と、それぞれ系3および4から各端末に制御データ
を伝送する制御回線5.6と、各端末からデータを両系
へ共通に伝送する表示回線7とからなる。系3および4
は。
FIG. 1 is a schematic block diagram of a parallel double interlock device according to the present invention. This device includes a synchronization signal generator 2, interlocking control systems 3 and 4 (I system and ■ system) that receive a common synchronization signal from the synchronization signal generator 2, and a plurality of terminals 8, 9,
..., control lines 5, 6 that transmit control data from systems 3 and 4 to each terminal, and a display line 7 that commonly transmits data from each terminal to both systems. Systems 3 and 4
teeth.

同一のハードウェア構成を有する電子計算機てあり、そ
の動作プログラムも同一である。少なくとも1つの端末
(本実施例では端末8とする)は、記憶部を有する端末
であり、例えば、パーソナルコンピュータ、CT C(
Centralized 丁rafficContor
ol)装置、電子化された軌道リレー等である。
They are electronic computers with the same hardware configuration, and their operating programs are also the same. At least one terminal (terminal 8 in this embodiment) is a terminal having a storage unit, such as a personal computer, CT C (
Centralized traffic controller
ol) equipment, electronic track relays, etc.

本実施例では、系と端末との間のデータの授受は、ポー
リング/セレクション方式により行われる。また、回線
はシリアルデータ伝送回線である。ポーリング/セレク
ション方式は、制御局である系3.4が、集中して端末
群を制御する方式であり、系から端末にデータを送信す
る際には、系か相手アドレスを含むセレクティング符号
を送出してその端末に受信を促し、端末から系へのデー
タ送信のためには、系か1システム周期内に順番に各端
末に対して相手アドレスを含むポーリング符号を送出し
て送信を促す方式である。
In this embodiment, data is exchanged between the system and the terminal using a polling/selection method. Further, the line is a serial data transmission line. In the polling/selection method, system 3.4, which is a control station, centrally controls a group of terminals, and when transmitting data from a system to a terminal, the system sends a selection code that includes the other party's address. In order to transmit data from a terminal to the system, the system sends a polling code containing the destination address to each terminal in turn within one system cycle to prompt the terminal to send data. It is.

第2図に、本発明に適用される端末8の機部ブロック図
を示す。
FIG. 2 shows a block diagram of the terminal 8 to which the present invention is applied.

この端末8は、制御回線5,6上のデータを受信して一
時保持するデータ受信部81と、このデータ受信部81
の出力から系3,4のいずれかの障害発生を検出する障
害発生検出部82と、データ受信部81から一方の系の
データを選択する系切換部83と、系からの制御データ
およびポーリングか自端末を指定していることを検出し
、かつ端末の種類に応じた処理および立上げデータの格
納読出処理を行う処理部84と、この処理部84の処理
データおよび立上げデータが格納される記憶部85と、
端末の処理結果である表示コードあるいは立上げデータ
を表示回線7に送信するデータ送信部86とからなる。
This terminal 8 includes a data receiving section 81 that receives and temporarily holds data on the control lines 5 and 6;
A failure detection unit 82 detects the occurrence of a failure in either system 3 or 4 from the output of the system, a system switching unit 83 selects data of one system from the data reception unit 81, and control data from the system and polling data are detected. A processing unit 84 that detects that the own terminal is specified and performs processing according to the type of terminal and processing for storing and reading start-up data, and the processing data and start-up data of this processing unit 84 are stored. storage unit 85;
It consists of a data transmitting section 86 that transmits a display code or start-up data, which is a processing result of the terminal, to the display line 7.

データ受信部81は、2チヤンネルのシリアルデータ入
力端を有し、受信したデータをチャンネル別に一時バッ
ファに保持する。同時に同一故障かあり得ないとされる
バス同期型または位相同期型の電子計算機を使用してい
る現在の電子連動装置ては、不具合のある系は必ずダウ
ンするようになっているので、その系の制御回線にはデ
ータが送出されない、したがって、障害発生検出部82
は、データ受信部81内の有意データの存在の有無によ
って、系の障害発生を容易に検出できる。
The data receiving unit 81 has a two-channel serial data input terminal, and holds received data in a temporary buffer for each channel. In current electronic interlocking systems that use bus-synchronous or phase-synchronous computers, which are unlikely to have the same failure at the same time, the system with the problem will always go down. No data is sent to the control line of the failure detection unit 82.
According to the presence or absence of significant data in the data receiving section 81, it is possible to easily detect the occurrence of a failure in the system.

なお、本実施例では、データ受信部81の出力に基づい
て障害検出を行っているか、データ受信部81の前段の
回線5.6から直接検出するようにし・てもよい。
Note that in this embodiment, fault detection may be performed based on the output of the data receiving section 81, or may be directly detected from the line 5.6 in the preceding stage of the data receiving section 81.

系切換部83は、障害発生検出部82て一方の系の障害
発生が検出された場合には、障害のない方の系を選択す
るように切り換えられる。系切換部83は、その他、後
述するように、処理部84の指示によっても切り換られ
る。なお、系切換部83は機能ブロックとして示したも
のであり、ハードウェアとしてのスイッチに限るものて
はなく、ソフトウェア的に処理部84がデータ受信部8
1内の一方のバッファを選択読み出しするものであって
もよい。
When the failure detection unit 82 detects the occurrence of a failure in one system, the system switching unit 83 switches to select the system without the failure. The system switching unit 83 is also switched by instructions from the processing unit 84, as will be described later. Note that the system switching section 83 is shown as a functional block, and is not limited to a hardware switch.
It is also possible to selectively read out one of the buffers.

処理部84は、系3,4からのデータを受けて、系から
の自端未指定を検出するとともに、制御データに応じた
処理をし、また各周期毎に立上げデータを受けて記憶部
85に格納する。さらに、処理部84は、自端未指定ポ
ーリング時に処FW結果を表示データとして、データ送
信部86に与え、あるいは立上げポーリング時(後述)
に記憶部85から立上げデータをデータ送信部86に与
える。データ送信部86はこれらのデータを表示回線7
に送信する1表示回線7のデータは両系3.4か共に利
用するか、立上げデータは立上げ系のみが利用する。
The processing unit 84 receives data from systems 3 and 4, detects unspecified self-ends from the systems, performs processing according to the control data, and receives start-up data for each cycle and stores the data in the storage unit. 85. Further, the processing unit 84 provides the processing FW result as display data to the data transmitting unit 86 during self-end unspecified polling, or during start-up polling (described later).
Then, start-up data is given from the storage section 85 to the data transmitting section 86. The data transmitter 86 sends these data to the display line 7.
The data on the 1 display line 7 sent to the 1 display line 7 is used by both systems 3 and 4, or the start-up data is used only by the start-up system.

記憶部85は、通常、書換え回部メモリ(RAM)て構
成される。立上げデータの記憶は、既存のメモリの一部
領域を立上げデータ格納領域として行うことがてきるか
、別個のメモリを設けてもよい。
The storage unit 85 is usually configured as a rewriteable memory (RAM). The start-up data can be stored by using a partial area of the existing memory as a start-up data storage area, or by providing a separate memory.

次に、第3図を参照して、本実施例装置の動作例を説明
する。
Next, an example of the operation of the apparatus of this embodiment will be explained with reference to FIG.

第3図は、第1図の各回線5.6および7上のデータの
送受信タイミングを示したちのである。
FIG. 3 shows the timing of data transmission and reception on each line 5, 6 and 7 of FIG. 1.

同図中、「制」は系3.4から出力される制御データ、
「ボ」はポーリング信号、「表」は端末の処理結果の出
力である表示コード、「立」は立上げデータ要求ポーリ
ング信号をそれぞれ示している。
In the figure, "control" is the control data output from system 3.4.
``Bo'' indicates a polling signal, ``Table'' indicates a display code that is the output of the processing result of the terminal, and ``Rise'' indicates a start-up data request polling signal.

まず、正常時には、第3図(a)に示すように、系3お
よび4は、同期信号により、そのシステム周期の始りを
同一時刻とし、同一の処理を行い、毎周期、同一の制御
コードを出力する。この制御コートには、相手端末のア
ドレスを付した制御情報等が含まれる。特に、特定の端
末に対しては、立上げに必要なデータ(立上げデータ)
か。
First, during normal operation, as shown in FIG. 3(a), systems 3 and 4 start their system cycles at the same time using synchronization signals, perform the same processing, and use the same control code every cycle. Output. This control code includes control information attached with the address of the other party's terminal. In particular, for specific terminals, data necessary for startup (startup data)
mosquito.

毎周期、送出される。この特定の端末の数は、端末の故
障等による信頼性低下を考慮して、複数としてもよい、
系3.4は、制御コードの送信に続いて、各端末からの
データ受信のため、順次、各端末を指定するポーリング
を行う、これに応答して各端末は、表示コードを出力す
る。
Sent every cycle. The number of specific terminals may be multiple, taking into consideration reliability degradation due to terminal failure, etc.
Following the transmission of the control code, system 3.4 sequentially performs polling to designate each terminal in order to receive data from each terminal. In response, each terminal outputs a display code.

正常時には、両系の制御回線データは同一なのて、各端
末は、いずれの回線のデータを使用してもよいが、本実
施例では、後述のように、システム周期ごとに交互に系
3および4の制御回線データを使用する。
During normal operation, the control line data for both systems is the same, so each terminal may use the data from either line. However, in this embodiment, as described later, the control line data for system 3 and 4 control line data is used.

一方の系4か何らかの原因てダウンしたあと。After one system 4 went down for some reason.

系4の保守後に再びその系を並列処理に復帰させるとき
のタイミング図は第3図(b)に示すとおりである。
A timing chart when system 4 is returned to parallel processing after maintenance is shown in FIG. 3(b).

系3のみによる片系処理中の時刻toに、系4の電源か
投入されたとする。この電源投入により糸4は動作を開
始するか、系3との正常な並列処理のためには立上げデ
ータを必要とする。時、1t+で始まる周期の最後のポ
ーリングに続く時刻t2において、系4は、前述した特
一定の端末に対して立上げデータ要求ポーリング信号を
発する。これに応して、当該特定の端末はその記憶部に
格納されている立上げデータを表示回線7に出力する。
Assume that the power to system 4 is turned on at time to while only system 3 is performing one-sided processing. Upon this power-on, the yarn 4 either starts operating or requires start-up data for normal parallel processing with the system 3. At time t2 following the last polling of the cycle starting at 1t+, the system 4 issues a start-up data request polling signal to the particular terminal mentioned above. In response, the specific terminal outputs the start-up data stored in its storage section to the display line 7.

次の時刻t3て始まる周期で再度、立上げデータ要求ポ
ーリングを行い、かつT2周期で受信した立上げデータ
の受信処理を行う。この処理後のデータは、次の時刻t
4て始まる周期でT3周期の立上げデータポーリングで
取込んだ立上げデータと比較される。これにより、系4
の動作中のデータか系3の動作データと完全に一致した
ことが確認される。この一致か確認された1時刻t5て
始まる次の周期から正常な並列処理状態に入る。この場
合T4周期で取込んだ立上げデータは使用されず、何ら
かの原因てT1周期て取込んだ立上げデータと自系の処
理済みデータが不一致の場合は再度比較するのに用いら
れる。
The start-up data request polling is performed again at the next cycle starting at time t3, and the start-up data received at the T2 cycle is received. The data after this processing is the next time t
The start-up data is compared with the start-up data taken in by the start-up data polling of the T3 cycle in the cycle starting from 4. This gives system 4
It is confirmed that the operating data of system 3 completely coincides with the operating data of system 3. The normal parallel processing state starts from the next cycle starting at time t5 when this coincidence is confirmed. In this case, the start-up data taken in the T4 period is not used, and if for some reason the start-up data taken in the T1 period and the processed data of the own system do not match, it is used for comparison again.

これにより、正常時ならば、たかだか3周期て系立上げ
か可能となる。現在の電子連動の周期は、 100〜6
00m5程度なので、最大2秒で並列動作に復旧回走で
ある。
As a result, under normal conditions, it is possible to start up the system in at most three cycles. The current electronic interlocking cycle is 100 to 6
Since the distance is about 00m5, it takes a maximum of 2 seconds to recover to parallel operation.

次に、第4図に、第2図の端末の動作のフローチャート
を示す。
Next, FIG. 4 shows a flowchart of the operation of the terminal in FIG. 2.

本端末において、データ受信部81は、システム周期の
初めに、両系の制御回線5,6から制御コードを受信す
る(Sl)。この受信内容から、いずれかの系のダウン
の有無を検出しくSl)いずれの系も正常であれば、変
数FをOとする(S3)。いずれかの系かダウンしてい
ることか検出されれば、正常系を選択するように系切換
部83を制御しく521)、変数Fを1とする(S22
)、次に、処理部84はデータ受信部81内のバッファ
読出しを行い、自端未指定か否かを判断し、自端未指定
の場合には、その制御コートに応した処理を行い、さら
に立上げデータの記憶部85への格納を行う、また、自
端末へのポーリングに応して、上記処理の結果を表示回
線7に出力する(S4)、処理部84は、自端末のポー
リングに対する表示データ出力が終了した後、系切換部
83に指令を出して選択系を反転させる(S5)、この
反転は、片系処理中に立上げ系からの立上げポーリング
の発生を検出するためである。処理部84は、データ受
信部81内の他方の系のバッファを読出して(S6)、
立上げボーリンクの有無を検査する(S7)。立上げポ
ーリングか所定時間内に検出されなければ、変数Fか1
か否かを調べ(S23) 、 F# l (即ち、両系
正常)の場合、そのまま次の周期の最初の処理に戻る。
In this terminal, the data receiving unit 81 receives control codes from the control lines 5 and 6 of both systems at the beginning of the system cycle (Sl). From this received content, it is detected whether any system is down or not. (S1) If both systems are normal, the variable F is set to O (S3). If it is detected that one of the systems is down, the system switching unit 83 is controlled to select the normal system (521), and the variable F is set to 1 (S22).
), next, the processing unit 84 reads the buffer in the data receiving unit 81, determines whether the own end is unspecified, and if the own end is unspecified, performs processing according to the control code, Furthermore, the processing unit 84 stores startup data in the storage unit 85, and outputs the result of the above processing to the display line 7 in response to polling of the own terminal (S4). After the output of display data for the system is completed, a command is issued to the system switching unit 83 to reverse the selected system (S5). This reversal is performed to detect the occurrence of startup polling from the startup system during one-system processing It is. The processing unit 84 reads the buffer of the other system in the data receiving unit 81 (S6),
The presence or absence of the start-up bow link is checked (S7). If it is not detected within a predetermined time during start-up polling, the variable F or 1
It is checked whether or not (S23), and if F#l (that is, both systems are normal), the process directly returns to the first process of the next cycle.

よって、両系正常の場合は、交互に系か選択されること
になる。F=1(即ち、一方の系かダウン)の場合、ス
テップS5で切換えた系を再び反転(S9)した後、最
初の処理に戻る。このステップS9の存在は次の理由に
よる。立上げポーリングはないと判断された場合てあっ
ても、その判断された系が正常の場合とダウンしている
場合とかあり、正常な場合にはステップS5の系尺転の
ままでよいが、ダウンしている場合には、第3図(b)
の時刻し0後の場合のように、次の周期でj・q系正常
と判断されてそのままの系が保持されると、ダミーデー
タか出される系4か選択される不都合が生じる。ステッ
プS9の系反転はこの不都合を是正するものである。
Therefore, if both systems are normal, one system will be selected alternately. If F=1 (that is, one system is down), the system switched in step S5 is reversed again (S9), and then the process returns to the first process. The existence of this step S9 is due to the following reason. Even if it is determined that there is no start-up polling, the determined system may be normal or down, and if it is normal, the system scale in step S5 may remain the same. If it is down, see Figure 3 (b)
As in the case after time 0, if the j and q systems are determined to be normal in the next cycle and the systems are held as they are, there will be an inconvenience that system 4, which outputs dummy data, will be selected. System inversion in step S9 corrects this inconvenience.

ステップS7において、立上げポーリングか検出された
場合には、記tqi85から立上げデータを出力しくS
8)、系を反転して(S9)最初の処理に戻る。ここで
のステップS9の系反転は第3(21(b)から分かる
ように、立上かりボーリンクの後は必ずしも正常な並行
処理状態となっていないことに対処するものである。
In step S7, if start-up polling is detected, start-up data is output from tqi85.
8), the system is reversed (S9) and the process returns to the beginning. The system reversal in step S9 here is to deal with the fact that, as can be seen from the third step (21(b)), the parallel processing state is not necessarily normal after the start-up bow link.

なお、系3および4ての記憶データの送信および受信は
既存のブロクラムの変更により対処できるのて、そのた
めの手段は特に示さない。
Incidentally, since the transmission and reception of storage data in systems 3 and 4 can be handled by modifying the existing block diagram, no particular means for this purpose is shown.

以上1本発明の好適実!A例についてのみ説明したか、
本発明の要旨を逸脱することなく変更することは可能で
ある。
The above is a preferred embodiment of the present invention! Did you only explain example A?
Modifications may be made without departing from the spirit of the invention.

「発明の効果」 本発明に係る並列多重電子連動袋aの系立上げ方法およ
び並列多重電子連動装置によれば、既存の端末を介して
電子連動制御系の立上げを行うのて、特別な装置を必要
とせず、かつ、人為的な立上げタイミングの判断を必要
とせず、保守終了後、直ちに立上げを行って立上げ系を
迅速に並列処理に復帰させることが可能となり、並列多
重連動装置の格段の信頼性向上を図れる。
"Effects of the Invention" According to the system startup method and parallel multiplex electronic interlocking device of the present invention, the electronic interlocking control system can be started up via an existing terminal, and a special It is possible to start up the startup system immediately after maintenance is completed and quickly return to parallel processing without the need for any equipment or manual judgment of startup timing, and it is possible to quickly return the startup system to parallel processing. The reliability of the device can be significantly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例である並列二重連動装置の概
略ブロック図、第2図は第1I21の端末装置の概略ブ
ロック図、第3図は第1図の装置の動作のタイミング図
、第412Iは第2図の端末の動作のフローチャートで
ある。 2・・・同期信号発生器 3.4・・・電子連動制御系 5.6・・・制御回線 7・・・表示回線 第2図
FIG. 1 is a schematic block diagram of a parallel double interlocking device which is an embodiment of the present invention, FIG. 2 is a schematic block diagram of a terminal device of 1I21, and FIG. 3 is a timing diagram of the operation of the device of FIG. 1. , 412I is a flowchart of the operation of the terminal of FIG. 2... Synchronous signal generator 3.4... Electronic interlocking control system 5.6... Control line 7... Display line Figure 2

Claims (1)

【特許請求の範囲】 1 第1および第2の電子連動制御系と、該第1および
第2の電子連動制御系に接続された記憶部を有する少な
くとも1つの端末とを有し、上記第1および第2の連動
制御系が並列処理を行う並列多重電子連動装置の系立上
げ方法であって、上記各系は立上げに必要な立上げデー
タを、上記少なくとも1つの端末の記憶部に周期的に書
き込むようにし、1つの系の電源遮断後の立上げ時に、
該系は、上記端末から上記立上げデータを取得して並行
処理に復帰することを特徴とする並列多重電子連動装置
の系立上げ方法。 2 少なくとも1つの端末が共通に接続された第1およ
び第2の電子連動制御系からなり、該第1および第2の
系が並列処理を行う並列多重電子連動装置において、 該第1および第2の系に同期信号を供給する同期信号発
生手段と、 それぞれ上記第1および第2の系から上記端末へ制御デ
ータを伝送する第1および第2の回線と、 上記端末からのデータを上記第1および第2の系へ共通
に伝送する第3の回線とを備え、上記第1および第2の
系は、系立上げ時に必要な立上げデータを周期的に上記
第1および第2の回線に送信する手段を有し、 少なくとも1つの上記端末は、上記系から送出された立
上げデータを受信・記憶する手段および任意の系からの
立上げデータ要求に応じて、上記記憶手段に格納された
上記立上げデータを上記第3の回線に送信する手段を有
することを特徴とする並列多重電子連動装置。
[Scope of Claims] 1. The first and second electronic interlocking control systems, and at least one terminal having a storage unit connected to the first and second electronic interlocking control systems, and a system start-up method for a parallel multiplex electronic interlocking device in which a second interlock control system performs parallel processing, wherein each of the systems periodically stores start-up data necessary for start-up in the storage section of the at least one terminal. When starting up one system after power-off,
A system start-up method for a parallel multiplex electronic interlocking device, characterized in that the system acquires the start-up data from the terminal and returns to parallel processing. 2. A parallel multiplex electronic interlocking device comprising first and second electronic interlocking control systems to which at least one terminal is commonly connected, the first and second systems performing parallel processing, synchronization signal generating means for supplying a synchronization signal to the system; first and second lines that transmit control data from the first and second systems to the terminal, respectively; and transmitting data from the terminal to the first system. and a third line that is commonly transmitted to the second system, and the first and second systems periodically transmit startup data necessary for system startup to the first and second lines. at least one of said terminals has means for receiving and storing start-up data sent from said system, and said terminal having means for receiving and storing start-up data sent from said system, and said terminal having means for receiving and storing start-up data sent from said system, and said terminal receiving and storing start-up data in said storage means in response to a start-up data request from any system. A parallel multiplex electronic interlocking device comprising means for transmitting the start-up data to the third line.
JP21736988A 1988-08-31 1988-08-31 Parallel multiple electronic interlock and system rising method thereof Pending JPH0263961A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21736988A JPH0263961A (en) 1988-08-31 1988-08-31 Parallel multiple electronic interlock and system rising method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21736988A JPH0263961A (en) 1988-08-31 1988-08-31 Parallel multiple electronic interlock and system rising method thereof

Publications (1)

Publication Number Publication Date
JPH0263961A true JPH0263961A (en) 1990-03-05

Family

ID=16703095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21736988A Pending JPH0263961A (en) 1988-08-31 1988-08-31 Parallel multiple electronic interlock and system rising method thereof

Country Status (1)

Country Link
JP (1) JPH0263961A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH072174U (en) * 1991-02-14 1995-01-13 株式会社京三製作所 Parallel multiple electronic interlocking device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58101868A (en) * 1981-12-14 1983-06-17 日本信号株式会社 Changeover device for waiting yarn
JPS58136556A (en) * 1982-02-05 1983-08-13 株式会社東芝 Train operation controller
JPS61177502A (en) * 1985-02-04 1986-08-09 Mitsubishi Electric Corp Parallel recovery system of double system distributed processor of distributed type train service system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58101868A (en) * 1981-12-14 1983-06-17 日本信号株式会社 Changeover device for waiting yarn
JPS58136556A (en) * 1982-02-05 1983-08-13 株式会社東芝 Train operation controller
JPS61177502A (en) * 1985-02-04 1986-08-09 Mitsubishi Electric Corp Parallel recovery system of double system distributed processor of distributed type train service system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH072174U (en) * 1991-02-14 1995-01-13 株式会社京三製作所 Parallel multiple electronic interlocking device

Similar Documents

Publication Publication Date Title
JP3108393B2 (en) Control system using PLC
JP2728066B2 (en) Unit switching device
JPH03219333A (en) Stand-by duplex system device
JP2730356B2 (en) Standby redundant system
JPH0430218B2 (en)
JPH0582099B2 (en)
CN116881043A (en) Method and system for recovering data after restarting rail transit RATP (random Access Transmission protocol) fault
KR100187822B1 (en) Message loss protecting method in an exchange
JPH04157824A (en) Monitor information processing system
JPS62225031A (en) Tdma terminal equipment for satellite communication
KR100235653B1 (en) Message interface redundancy device of voice dial system
JPH0259663B2 (en)
JPH11298512A (en) Signal processing system, signal processing method and storage medium
JPH0888598A (en) Dual system information transmission equipment
JP2002034180A (en) Power system backup system
JP2731843B2 (en) Control method of smoke prevention terminal equipment
JPS633538A (en) Double loop transmission system
JPH04310154A (en) Recovery method for reception message
JP3127939B2 (en) Event information transmission device
JP2000067345A (en) Building monitoring and controlling system using multiplex transmission
JPH0517743U (en) Redundant computer system
JPS58125998A (en) Remote controlling system
JPH10257128A (en) Transmission equipment
JPS6120449A (en) Duplex communication channel control system
JPH05324375A (en) Failure information notification device in CPU system