JPH026450B2 - - Google Patents

Info

Publication number
JPH026450B2
JPH026450B2 JP56034295A JP3429581A JPH026450B2 JP H026450 B2 JPH026450 B2 JP H026450B2 JP 56034295 A JP56034295 A JP 56034295A JP 3429581 A JP3429581 A JP 3429581A JP H026450 B2 JPH026450 B2 JP H026450B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
signal
capacitor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56034295A
Other languages
Japanese (ja)
Other versions
JPS57148411A (en
Inventor
Kenji Fujibayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP56034295A priority Critical patent/JPS57148411A/en
Priority to US06/352,644 priority patent/US4450413A/en
Publication of JPS57148411A publication Critical patent/JPS57148411A/en
Publication of JPH026450B2 publication Critical patent/JPH026450B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • H03G3/3015Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 この発明はアナログ信号の信号レベルを自動的
に制御する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for automatically controlling the signal level of an analog signal.

アナログ信号の信号レベルを自動制御する装置
としては、大別して次の2種がある。その1つは
ダイナミツクレベルコンパンダ(DLC)であり、
他の1つはダイナミツクレベルエキスパンダ
(DLE)である。両者とも広い意味で自動レベル
制御装置に含まれる。これらのDLC/DLEはノ
イズリダクシヨンシステムなどに広く用いられて
いるが、とくにDLCはテープレコーダによく利
用される。テープレコーダにおけるDLCは、通
常ALC(Automatic Level Controller)として知
られ、録音入力レベルの大小にかかわらず適切な
レベルで録音を行なうために用いられる。
Devices that automatically control the signal level of analog signals can be broadly classified into the following two types. One of them is the dynamic level compander (DLC),
The other is a dynamic level expander (DLE). Both are included in automatic level control devices in a broad sense. These DLC/DLE are widely used in noise reduction systems and the like, but DLC is particularly often used in tape recorders. DLC in tape recorders is usually known as ALC (Automatic Level Controller), and is used to record at an appropriate level regardless of the recording input level.

第1図は上述した自動レベル制御装置の基本構
成を示す。入力端Aから可変利得回路10に入力
信号Eioが入力される。すると、回路10から検
出回路20へ、信号Eioに対応した第1信号E1
0が与えられる。回路20は信号E10の大きさ
に対応した直流レベルを有する第2信号E20を
発生する。信号E20は、制御信号として、可変
インピーダンス素子30に与えられる。素子30
は、結合ラインLCを介して回路10に結合され
る。第1図が前記ALCを構成する場合は、回路
10の出力信号Eputの平均レベルは、入力Eioの信
号レベルの大小にかかわらず、ある所定の範囲に
収束される。こうして自動レベル制御のなされた
信号Eputは、出力端Bから取出される。
FIG. 1 shows the basic configuration of the above-mentioned automatic level control device. An input signal E io is input to the variable gain circuit 10 from the input terminal A. Then, the first signal E1 corresponding to the signal Eio is transmitted from the circuit 10 to the detection circuit 20.
0 is given. Circuit 20 generates a second signal E20 having a DC level corresponding to the magnitude of signal E10. Signal E20 is given to variable impedance element 30 as a control signal. Element 30
is coupled to circuit 10 via coupling line LC. When the ALC shown in FIG. 1 is configured, the average level of the output signal Eput of the circuit 10 is converged within a certain predetermined range, regardless of the magnitude of the signal level of the input Eio . The signal Eput , which has been subjected to automatic level control in this way, is taken out from the output terminal B.

従来より、検出回路20としては、ダイオード
またはトランジスタのベース・エミツタ間の整流
作用を利用した回路が多用されている。ところ
で、検出回路20は、可変インピーダンス素子3
0の入力スレシホルドレベルより大きなレベルの
第2信号E20を出力しなければならない。信号
E20のレベルが上記入力スレシホルドレベルよ
りも小さいと自動レベル制御が行なわれなくなつ
てしまうからである。したがつて、回路20に対
しては、上記入力スレシホルドレベルより大きな
第2信号E20に対応する第1信号E10を入力
しなければならない。従来回路によれば、この要
求を満足させるためには、第1信号E10または
出力信号Eputのレベルをかなり大きく設定しなけ
ればならなかつた。また、従来回路は、上記要求
があるために、2〜3Vオーダの低圧動作機器に
は不適当であつた。従来回路がなぜ低レベル、低
電源電圧動作に不適であるのかその理由をより詳
しく知りたいときは、本願と同一の出願人によつ
て出願された特願昭55−85439号を参照されたい。
Conventionally, as the detection circuit 20, a circuit that utilizes rectification between the base and emitter of a diode or a transistor has been frequently used. By the way, the detection circuit 20 includes the variable impedance element 3
The second signal E20 must be output at a level greater than the input threshold level of zero. This is because if the level of the signal E20 is lower than the input threshold level, automatic level control will no longer be performed. Therefore, the first signal E10 corresponding to the second signal E20, which is higher than the input threshold level, must be input to the circuit 20. According to the conventional circuit, in order to satisfy this requirement, it was necessary to set the level of the first signal E10 or the output signal E put to a considerably high level. Furthermore, because of the above-mentioned requirements, the conventional circuits were unsuitable for low voltage operating devices on the order of 2 to 3 V. If you would like to know more about why the conventional circuit is unsuitable for low level, low power supply voltage operation, please refer to Japanese Patent Application No. 1985-85439 filed by the same applicant as the present application.

こ発明は上記事情にかんがみなされたもので、
低電源電圧または低信号レベルにおいても安定な
動作を行なうことができる自動レベル制御装置を
提供することを目的とする。
This invention was made in view of the above circumstances,
An object of the present invention is to provide an automatic level control device that can operate stably even at low power supply voltages or low signal levels.

上記目的を達成するために、この発明に係る自
動レベル制御装置は、特別な構成の検出回路を備
えている。すなわち、この検出回路は、装置の出
力信号がベースに与えられエミツタから制御信号
を出力するところのトランジスタと、このトラン
ジスタのエミツタに接続されるキヤパシタと、こ
のトランジスタのエミツタ・ベース間に接続され
る帰還素子とを備えている。
In order to achieve the above object, the automatic level control device according to the present invention is equipped with a specially configured detection circuit. That is, this detection circuit consists of a transistor whose base receives the output signal of the device and which outputs a control signal from its emitter, a capacitor connected to the emitter of this transistor, and a capacitor connected between the emitter and base of this transistor. It is equipped with a feedback element.

上記構成によれば、前記キヤパシタの充電電圧
成分が前記帰還素子を介して前記トランジスタの
ベース側に正帰還される。この正帰還成分に前記
装置の出力信号が重畳される。このため、装置の
出力信号レベルが低くても、大レベルの制御信号
を発生しやすくなる。また、この正帰還作用があ
るために、前記トランジスタが作動しうる下限近
くまで電源電圧が下がつても、比較的大きなレベ
ルの制御信号を得ることができる。
According to the above configuration, the charging voltage component of the capacitor is positively fed back to the base side of the transistor via the feedback element. The output signal of the device is superimposed on this positive feedback component. Therefore, even if the output signal level of the device is low, a high level control signal is likely to be generated. Moreover, because of this positive feedback effect, even if the power supply voltage drops to near the lower limit at which the transistor can operate, a relatively large level control signal can be obtained.

次にこの発明の実施例を説明する。説明にあた
つて、全ての図面にわたり共通部分には共通の参
照符号を用い、重複説明を避けることにする。
Next, embodiments of this invention will be described. In the description, common reference numerals will be used for common parts throughout all the drawings to avoid duplicate description.

第2図において、入力端Aは入力抵抗R10お
よび入力キヤパシタC10を介して増幅器12の
入力端に接続される。増幅器12の出力端は、出
力キヤパシタC12を介して出力端Bに接続され
る。増幅器12の出力からは第1信号E10が導
出される。第1信号E10は、カツプリングキヤ
パシタC20を介してNPNトランジスタ22の
ベースに与えられる。トランジスタ22のコレク
タは正電源+VCCに接続される。トランジスタ2
2のエミツタは、第1抵抗(充電抵抗)R20お
よび電荷蓄積キヤパシタC22を介して接地され
る。抵抗R20とキヤパシタC22との接続点P
10は、第2抵抗(放電抵抗)R22を介して接
地される。この接続点P10には、キヤパシタC
22の充電電位に対応した帰還信号EFが発生す
る。信号EFは、帰還ダイオードD24アノー
ド・カソード間を介して、トランジスタ22のベ
ース回路に帰還される。ダイオードD24には、
帰還抵抗R24が並列接続される。ダイオードD
24および抵抗R24は、トランジスタ22のベ
ース回路とエミツタ回路との間に接続される帰還
素子24を構成する。
In FIG. 2, input terminal A is connected to the input terminal of amplifier 12 via input resistor R10 and input capacitor C10. The output end of amplifier 12 is connected to output end B via output capacitor C12. A first signal E10 is derived from the output of the amplifier 12. The first signal E10 is applied to the base of the NPN transistor 22 via the coupling capacitor C20. The collector of transistor 22 is connected to the positive power supply +V CC . transistor 2
The emitter No. 2 is grounded via a first resistor (charging resistor) R20 and a charge storage capacitor C22. Connection point P between resistor R20 and capacitor C22
10 is grounded via a second resistor (discharge resistor) R22. At this connection point P10, a capacitor C
A feedback signal EF corresponding to the charging potential of 22 is generated. The signal EF is fed back to the base circuit of the transistor 22 via the anode and cathode of the feedback diode D24. Diode D24 has
A feedback resistor R24 is connected in parallel. Diode D
24 and resistor R24 constitute a feedback element 24 connected between the base circuit and emitter circuit of transistor 22.

前記第1抵抗(充電抵抗)R20は、トランジ
スタ22がオンされたときにそのコレクタ・エミ
ツタ路を介して正電源+VCCからキヤパシタC2
2へ流入する充電電流の電流路に直列接続されて
いる。そして、この抵抗R20は、キヤパシタC
22に対する充電時定数に含まれる。また、第2
抵抗(放電抵抗)R22はキヤパシタC22に対
する放電時定数に含まれる。すなわち、第1抵抗
R20によつてALC回路のアタツク・タイムを
調整でき、第2抵抗R22によつてALC回路の
リカバリ・タイムを調整できる。さらに、前記キ
ヤパシタC20は、トランジスタ22のベース回
路を増幅器12の出力回路から直流的に切離なす
ために設けられている。もしキヤパシタC20が
ないと、増福器12の出力端のDC電位がゼロか
ら大きくずれている場合、トランジスタ22が常
時オン(またはオフ)となつてALC動作が行な
われなくなる。また、キヤパシタC20がない場
合、増幅器12の直流的な出力抵抗が小さいと、
接続点P10からトランジスタ22のベースへの
直流的正帰還がほとんどかからなくなる。
The first resistor (charging resistor) R20 connects the positive power supply +V CC to the capacitor C2 via its collector-emitter path when the transistor 22 is turned on.
It is connected in series with the current path of the charging current flowing into 2. And this resistor R20 is the capacitor C
included in the charging time constant for 22. Also, the second
Resistance (discharge resistance) R22 is included in the discharge time constant for capacitor C22. That is, the attack time of the ALC circuit can be adjusted by the first resistor R20, and the recovery time of the ALC circuit can be adjusted by the second resistor R22. Further, the capacitor C20 is provided to isolate the base circuit of the transistor 22 from the output circuit of the amplifier 12 in terms of direct current. If the capacitor C20 were not present, the transistor 22 would be constantly on (or off) and no ALC operation would occur if the DC potential at the output end of the amplifier 12 deviated significantly from zero. Furthermore, if there is no capacitor C20 and the DC output resistance of the amplifier 12 is small,
Almost no DC positive feedback is applied from the connection point P10 to the base of the transistor 22.

なお、ALC動作のアタツク・タイムを短かく
するためにR20=0としても差支えはない。ま
た、素子30の入力抵抗が低い場合、あるいはリ
カバリ・タイムを長くしたい場合は、R22=∞
としてもよい。通常、R20としては数10ないし
数100オームくらいが用いられ、R22としては
数100ないし数1000キロオームくらいが用いられ
る。
Note that there is no problem in setting R20=0 in order to shorten the attack time of the ALC operation. Also, if the input resistance of element 30 is low or if you want to lengthen the recovery time, R22 = ∞
You can also use it as Usually, as R20, a value of several tens to several hundred ohms is used, and as R22, a value of several hundred to several thousand kilohms is used.

前記接続点P10には、前記第1信号E10に
対応した電位を有する第2信号E20が発生す
る。この信号E20は、NPNトランジスタ32
のベースに与えられる。トランジスタ32のコレ
クタは抵抗R30を介して正電源+VCCに接続さ
れ、そのエミツタはNPNトランジスタ34のベ
ースに接続される。トランジスタ34のエミツタ
は接地され、そのコレクタは前記抵抗R10とキ
ヤパシタC10との接続点に結合される。信号E
20の電位がトランジスタ32および34それぞ
れの入力スレシホルドレベルの和2VBEより大き
いときは、トランジスタ34にベース電流が流れ
る。トランジスタ34のコレクタ・エミツタ間内
部インピーダンスはそのベース電流に対応して変
化する。抵抗R10およびトランジスタ34の内
部インピーダンスは、可変利得増幅回路10の入
力側に設けられるアツテネータを構成する。この
アツテネータによる入力信号Eioの減衰量は前記
第2信号E20に応じて変化する。すなわち、第
2信号E20は、可変インピーダンス素子30に
対する制御信号となる。なお、前記トランジスタ
32,34の入力スレシホルドレベルの和2VBE
は、素子30の入力スレシホルドレベルとなる。
この2VBEの値は、シリコントランジスタを用い
た場合常温で大体1V前後になる。
A second signal E20 having a potential corresponding to the first signal E10 is generated at the connection point P10. This signal E20 is applied to the NPN transistor 32
given on the basis of. The collector of transistor 32 is connected to the positive power supply +V CC through resistor R30, and its emitter is connected to the base of NPN transistor 34. The emitter of transistor 34 is grounded, and its collector is coupled to the connection point between resistor R10 and capacitor C10. Signal E
When the potential of 20 is greater than the sum of the input threshold levels of transistors 32 and 34, 2V BE , base current flows through transistor 34. The collector-emitter internal impedance of the transistor 34 changes in accordance with its base current. The resistor R10 and the internal impedance of the transistor 34 constitute an attenuator provided on the input side of the variable gain amplifier circuit 10. The amount of attenuation of the input signal E io by this attenuator changes depending on the second signal E20. That is, the second signal E20 becomes a control signal for the variable impedance element 30. Note that the sum of the input threshold levels of the transistors 32 and 34 is 2V BE
is the input threshold level of element 30.
This 2V BE value is approximately 1V at room temperature when using a silicon transistor.

前記トランジスタ22がオンされたときのベー
ス電流がごく小さいならば、トランジスタ22の
ベース電位は、前記接続点P10の電位と大体等
しくなる。すなわち、接続点P10における電位
変化は、帰還素子24によつてさほど減少される
ことなくトランジスタ22のベース側に正帰還さ
れる。この正帰還があるために、トランジスタ2
2が非飽和動作を行なう範囲では、信号E10の
変化に対する信号E20の変化が大きくなる。
If the base current when the transistor 22 is turned on is very small, the base potential of the transistor 22 will be approximately equal to the potential of the connection point P10. That is, the potential change at the connection point P10 is positively fed back to the base side of the transistor 22 without being significantly reduced by the feedback element 24. Because of this positive feedback, transistor 2
In the range in which the signal E2 performs a non-saturated operation, the change in the signal E20 with respect to the change in the signal E10 becomes large.

第3図は検出回路20の入出力特性を示す。こ
こで、3本の曲線3A,3Bおよび3Cは、第1
信号E10と制御信号(第2信号)E20との関
係を示している。曲線3Aは帰還抵抗R24の値
が曲線3Bの場合より十分に大きな場合R24=
∞を示し、曲線3Cは抵抗R24が曲線3Bの場
合よりも十分に小さな場合を示す。これらいずれ
の曲線もその傾き(dE20/dE10)が大きいこと
を示している。すなわち、検出回路20の伝達関
数E20/E10は大きい。このため、ALCループの
ループゲインが高くなるので、出力信号Eputのレ
ベル変化が小さくなる。
FIG. 3 shows the input/output characteristics of the detection circuit 20. Here, the three curves 3A, 3B and 3C are the first
The relationship between the signal E10 and the control signal (second signal) E20 is shown. For curve 3A, when the value of feedback resistor R24 is sufficiently larger than for curve 3B, R24=
∞, and curve 3C shows a case where the resistance R24 is sufficiently smaller than that of curve 3B. Both of these curves show that their slopes (dE20/dE10) are large. That is, the transfer function E20/E10 of the detection circuit 20 is large. Therefore, the loop gain of the ALC loop becomes high, so that the level change of the output signal E put becomes small.

第4図は可変利得回路10の入出力特性を示
す。3本の曲線4A,4Bおよび4Cは、それぞ
れ第3図の曲線3A,3Bおよび3Cに対応す
る。たとえば曲線4Bについていえば、入力レベ
ルがL10以下ではトランジスタ34はオンされ
ず、入力レベルがL20以上ではトランジスタ34
は飽和される。したがつて、ALC動作が行なわ
れる入力レベル範囲は、L10からL20までの間と
なる。第2図の回路構成によれば、30dB以上の
レベル変化に対し、出力レベルの変化を1dB内外
に押えることができる。
FIG. 4 shows the input/output characteristics of the variable gain circuit 10. The three curves 4A, 4B and 4C correspond to curves 3A, 3B and 3C in FIG. 3, respectively. For example, regarding curve 4B, when the input level is below L10, transistor 34 is not turned on, and when the input level is above L20, transistor 34 is not turned on.
is saturated. Therefore, the input level range in which the ALC operation is performed is between L10 and L20. According to the circuit configuration shown in FIG. 2, it is possible to suppress the change in output level to within 1 dB or less for a level change of 30 dB or more.

第3図は、可変インピーダンス素子30の入力
スレシホルドレベル2VBEを与えるに要する最小
入力レベルを、帰還抵抗R24によつて変更でき
ることを示している。また、第4図は、ALC動
作によつて収束される所定の出力レベル(曲線4
A〜4Cの水平部分)を、帰還抵抗R24によつ
て変更できることを示している。すなわち、抵抗
R24を値の変更可能な抵抗としておくと、
ALC回路の他の部分に手を加えることなく、
ALC回路の始動レベルおよび出力レベルを変更
することができる。このため、検出回路20の回
路構成を固定しておいて回路10および素子30
の構成を種々変更しても、抵抗R241本の変更
だけで所望のALC特性(始動レベル、その他の
特性)を得ることが可能となる。したがつて本願
発明によれば、ALC回路の設計上の自由度が大
きくなる。これは従来から知られる検出回路には
ない大きな特長といえる。
FIG. 3 shows that the minimum input level required to provide the input threshold level 2V BE of variable impedance element 30 can be varied by feedback resistor R24. In addition, Fig. 4 shows a predetermined output level (curve 4) converged by ALC operation.
This shows that the horizontal portion of A to 4C) can be changed by the feedback resistor R24. In other words, if the resistor R24 is a resistor whose value can be changed,
without changing other parts of the ALC circuit.
The starting level and output level of the ALC circuit can be changed. Therefore, the circuit configuration of the detection circuit 20 is fixed and the circuit 10 and the element 30 are
Even if the configuration of the motor is changed variously, desired ALC characteristics (starting level and other characteristics) can be obtained by changing just one resistor R24. Therefore, according to the present invention, the degree of freedom in designing the ALC circuit increases. This can be said to be a major feature not found in conventional detection circuits.

第5図および第6図は、前記検出回路20の変
形例を示す。第5図では、充電抵抗R20がトラ
ンジスタ22のコレクタ側に入つている。トラン
ジスタ22がオンされると、そのコレクタ・エミ
ツタ間はほとんどシヨート状態になる。このた
め、抵抗R20は必ずしもエミツタ側に挿入され
ていなくてもよい。要は、抵抗R20は、キヤパ
シタC22に対する充電電流路に直列接続されて
おればよい。第6図では、キヤパシタC22を充
電するトランジスタ回路がインバーテツド・ダー
リントン回路となつている。この場合、キヤパシ
タC22に対する充電電流は、おもにPNPトラ
ンジスタ26を介して供給される。第6図の伝達
関数E20/E10は、第2図または第5図の回路2
0の伝達関数E20/E10よりも大きくなる。
5 and 6 show modified examples of the detection circuit 20. In FIG. In FIG. 5, a charging resistor R20 is placed on the collector side of the transistor 22. When the transistor 22 is turned on, its collector and emitter are almost in a short state. Therefore, the resistor R20 does not necessarily have to be inserted on the emitter side. In short, the resistor R20 only needs to be connected in series to the charging current path for the capacitor C22. In FIG. 6, the transistor circuit that charges the capacitor C22 is an inverted Darlington circuit. In this case, the charging current for capacitor C22 is supplied primarily through PNP transistor 26. The transfer function E20/E10 in FIG. 6 is the same as the circuit 2 in FIG.
It becomes larger than the transfer function E20/E10 of 0.

第7図および第8図は、前記可変インピーダン
ス素子30の変形例を示す。第7図では、フオト
カプラ36を用い、増幅器12に対する負帰還量
を変えて、ALC動作を行なつている。第8図で
は、FET38のドレイン・ソース間抵抗を利用
して、増幅器12の負帰還量を変えている。
FET38のゲートには、抵抗R34を介して、
前記第2信号E20とは逆相の制御信号20が
与えられる。(ここに第2信号E20を加えると、
ALCではなくレベルエキスパンダになつてしま
う。)FET38のゲートは抵抗R36の介してド
レインに接続される。FET38のソースは接地
され、ドレインは抵抗R18を介して増幅器12
の反転入力端に結合される。FET38の内部抵
抗変化が負帰還量を変えるので、ALC動作が可
能となる。なお、抵抗R34およびR36がある
ために、FET38には負帰還がかかる。この負
帰還はFET38の内部抵抗の非直線性を改善す
るので、歪の少ないALC回路が得られる。
7 and 8 show modified examples of the variable impedance element 30. FIG. In FIG. 7, the ALC operation is performed by using a photocoupler 36 and changing the amount of negative feedback to the amplifier 12. In FIG. 8, the amount of negative feedback of the amplifier 12 is changed using the drain-source resistance of the FET 38.
The gate of FET38 is connected via resistor R34.
A control signal 20 having an opposite phase to the second signal E20 is provided. (If we add the second signal E20 here,
It becomes a level expander instead of an ALC. ) The gate of FET38 is connected to the drain via resistor R36. The source of FET38 is grounded, and the drain is connected to amplifier 12 via resistor R18.
is coupled to the inverting input terminal of. Since the change in internal resistance of FET 38 changes the amount of negative feedback, ALC operation becomes possible. Note that due to the presence of resistors R34 and R36, negative feedback is applied to FET38. Since this negative feedback improves the nonlinearity of the internal resistance of the FET 38, an ALC circuit with less distortion can be obtained.

なお、図示はしないが、前記ダイオードD24
と直列に第2の帰還抵抗を接続してもよい。この
ダイオードD24に直列/並列接続される抵抗の
値に応じて、第3図および第4図に示した特性は
変化する。
Although not shown, the diode D24
A second feedback resistor may be connected in series with the second feedback resistor. The characteristics shown in FIGS. 3 and 4 change depending on the value of the resistor connected in series/parallel to this diode D24.

以上、この明細書で詳述し図面に示した実施例
は、この発明を限定するものではない。この発明
の趣旨および特許請求の範囲内において種種な置
換、追加、変更などが可能である。たとえば、ダ
イオードD24のかわりに、トランジスタのベー
ス・エミツタ間を利用してもよい。また、トラン
ジスタ22のベースに、高抵抗を介して、若干の
DCバイアス電流を与えておくことも考えられる。
また、この発明は、当然のことながらレベルエキ
スパンダにも適用できる。
The embodiments described in detail in this specification and shown in the drawings are not intended to limit the invention. Various substitutions, additions, changes, etc. can be made within the spirit of the invention and the scope of the claims. For example, instead of the diode D24, the area between the base and emitter of a transistor may be used. In addition, a small amount of
It is also possible to apply a DC bias current.
Further, the present invention can of course be applied to a level expander.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は自動レベル制御装置の基本構成を示す
ブロツク図;第2図はこの発明の一実施例に係る
自動レベル制御装置を示す回路図;第3図は第2
図に示す帰還抵抗R24をパラメータとしたとき
の検出回路20の入出力特性を例示するグラフ;
第4図は上記帰還抵抗R24をパラメータとした
ときの可変利得回路10の入出力特性を例示する
グラフ;第5図および第6図は第2図に示される
検出回路20の変形例を示す回路図;第7図およ
び第8図は第2図に示される可変インピーダンス
素子30の変形例を示す回路図である。 A……入力端、10……可変利得回路、Eio
…入力信号、20……検出回路、E10……第1
信号、E20……第2信号(制御信号)、30…
…可変インピーダンス素子、LC……結合ライン、
Eput……出力信号、B……出力端、12……増幅
器、C20……カツプリングキヤパシタ(第2キ
ヤパシタ)、22,32,34……NPNトランジ
スタ、+VCC……正電源、R20……第1抵抗
(充電抵抗)、C22……電荷蓄積キヤパシタ、P
10……接続点、R22……第2抵抗(放電抵
抗)、EF……帰還信号、D24……帰還ダイオー
ド、R24……帰還抵抗、24……帰還素子、2
6……PNPトランジスタ、36……フオトカプ
ラ、38……FET、20……制御信号。
FIG. 1 is a block diagram showing the basic configuration of an automatic level control device; FIG. 2 is a circuit diagram showing an automatic level control device according to an embodiment of the present invention; FIG.
A graph illustrating the input/output characteristics of the detection circuit 20 when the feedback resistor R24 shown in the figure is used as a parameter;
FIG. 4 is a graph illustrating the input/output characteristics of the variable gain circuit 10 when the feedback resistor R24 is used as a parameter; FIGS. 5 and 6 are circuits showing modifications of the detection circuit 20 shown in FIG. 2. FIGS. 7 and 8 are circuit diagrams showing modifications of the variable impedance element 30 shown in FIG. 2. A...Input terminal, 10...Variable gain circuit, E io ...
...Input signal, 20...Detection circuit, E10...First
Signal, E20...Second signal (control signal), 30...
...variable impedance element, LC...coupling line,
E put ...Output signal, B...Output end, 12...Amplifier, C20...Coupling capacitor (second capacitor), 22, 32, 34...NPN transistor, +V CC ...Positive power supply, R20... ...First resistor (charging resistor), C22...Charge storage capacitor, P
10... Connection point, R22... Second resistor (discharge resistance), EF... Feedback signal, D24... Feedback diode, R24... Feedback resistor, 24... Feedback element, 2
6...PNP transistor, 36...photocoupler, 38...FET, 20...control signal.

Claims (1)

【特許請求の範囲】 1 制御信号に応じてインピーダンスが変化する
可変インピーダンス素子と、この可変インピーダ
ンス素子のインピーダンスに応じて利得が変化す
る可変利得回路と、この可変利得回路の出力信号
に対応して前記制御信号を発生する検出回路とを
備え、 前記検出回路は、 前記出力信号に対応した第1信号がベース回路
に与えられこの第1信号に対応した電位を有する
第2信号がエミツタ回路から導出されるトランジ
スタと、 前記トランジスタのベース回路およびエミツタ
回路の間に接続される帰還素子と、 前記トランジスタのエミツタ回路および交流電
位が実質的にゼロの回路との間に接続され前記第
2信号に対応した電荷を貯えるキヤパシタとを有
し、 前記キヤパシタの充電電位に対応する帰還信号
が前記帰還素子を介して前記トランジスタのベー
ス回路に与えられ、前記第2信号が前記制御信号
として利用されることを特徴とする自動レベル制
御装置。 2 前記トランジスタはバイポーラトランジスタ
であり、前記帰還素子はPN接合ダイオードを含
み、前記トランジスタのベース・エミツタ間の
PN接合と前記ダイオードのPN接合とが互いに
逆方向に接続される特許請求の範囲第1項に記載
の自動レベル制御装置。 3 前記帰還素子は帰還抵抗を含み、前記トラン
ジスタのベース回路およびエミツタ回路の間に前
記帰還抵抗が接続される特許請求の範囲第1項ま
たは第2項に記載の自動レベル制御装置。 4 前記検出回路は、前記トランジスタのコレク
タ・エミツタ路を介して前記キヤパシタへ流入す
る充電電流の電流路に直列接続される充電抵抗を
有し、この充電抵抗が前記キヤパシタに対する充
電時定数に含まれる特許請求の範囲第1項ないし
第3項のいずれかに記載の自動レベル制御装置。 5 前記検出回路は、前記トランジスタのエミツ
タ回路と前記キヤパシタとの間に直列接続される
第1抵抗と、前記トランジスタのエミツタ回路と
前記交流電位ゼロ回路との間に並列接続される第
2抵抗とを有し、前記第1抵抗が前記キヤパシタ
に対する充電時定数に含まれ、前記第2抵抗が前
記キヤパシタに対する放電時定数に含まれる特許
請求の範囲第1項ないし第4項のいずれかに記載
の自動レベル制御装置。 6 前記検出回路は、前記可変利得回路の出力回
路と前記トランジスタのベース回路との間に直列
接続される第2キヤパシタを有し、前記出力信号
の交流成分だけが前記第2キヤパシタを介して前
記トランジスタのベース回路に与えられる特許請
求の範囲第1項ないし第5項のいずれかに記載の
自動レベル制御装置。 7 前記可変インピーダンス素子は前記可変利得
回路の入力側に設けられるアツテネータを構成
し、このアツテネータの信号減衰量が前記制御信
号に応じて変化する特許請求の範囲第1項ないし
第6項のいずれかに記載の自動レベル制御装置。 8 前記可変利得回路は帰還ループを有し、前記
可変インピーダンス素子は前記帰還ループに含ま
れ、この可変利得回路の閉ループゲインが前記制
御信号に応じて変化する特許請求の範囲第1項な
いし第6項のいずれかに記載の自動レベル制御装
置。 9 前記検出回路は、前記ダイオードに直列接続
される第2帰還抵抗を含む特許請求の範囲第2項
ないし第8項のいずれかに記載の自動レベル制御
装置。
[Claims] 1. A variable impedance element whose impedance changes according to a control signal, a variable gain circuit whose gain changes according to the impedance of the variable impedance element, and a variable gain circuit whose gain changes according to the impedance of the variable impedance element, and a variable impedance element whose impedance changes according to a control signal. a detection circuit that generates the control signal, wherein the detection circuit is configured to provide a first signal corresponding to the output signal to a base circuit, and derive a second signal having a potential corresponding to the first signal from an emitter circuit. a feedback element connected between the base circuit and the emitter circuit of the transistor; and a feedback element connected between the emitter circuit of the transistor and a circuit in which the AC potential is substantially zero and corresponds to the second signal. a capacitor for storing a charged electric charge, a feedback signal corresponding to the charging potential of the capacitor is applied to a base circuit of the transistor via the feedback element, and the second signal is used as the control signal. Features an automatic level control device. 2. The transistor is a bipolar transistor, the feedback element includes a PN junction diode, and the transistor is connected between the base and emitter of the transistor.
The automatic level control device according to claim 1, wherein the PN junction and the PN junction of the diode are connected in opposite directions. 3. The automatic level control device according to claim 1 or 2, wherein the feedback element includes a feedback resistor, and the feedback resistor is connected between a base circuit and an emitter circuit of the transistor. 4. The detection circuit includes a charging resistor connected in series with a current path of a charging current flowing into the capacitor via a collector-emitter path of the transistor, and this charging resistor is included in a charging time constant for the capacitor. An automatic level control device according to any one of claims 1 to 3. 5. The detection circuit includes a first resistor connected in series between the emitter circuit of the transistor and the capacitor, and a second resistor connected in parallel between the emitter circuit of the transistor and the AC potential zero circuit. Claims 1 to 4, wherein the first resistor is included in a charging time constant for the capacitor, and the second resistor is included in a discharging time constant for the capacitor. Automatic level control device. 6. The detection circuit includes a second capacitor connected in series between the output circuit of the variable gain circuit and the base circuit of the transistor, and only the alternating current component of the output signal passes through the second capacitor to the second capacitor. An automatic level control device according to any one of claims 1 to 5, which is applied to a base circuit of a transistor. 7. The variable impedance element constitutes an attenuator provided on the input side of the variable gain circuit, and the amount of signal attenuation of the attenuator changes in accordance with the control signal. The automatic level control device described in . 8. Claims 1 to 6, wherein the variable gain circuit has a feedback loop, the variable impedance element is included in the feedback loop, and the closed loop gain of the variable gain circuit changes in accordance with the control signal. The automatic level control device according to any of paragraphs. 9. The automatic level control device according to any one of claims 2 to 8, wherein the detection circuit includes a second feedback resistor connected in series with the diode.
JP56034295A 1981-03-10 1981-03-10 Automatic level controller Granted JPS57148411A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56034295A JPS57148411A (en) 1981-03-10 1981-03-10 Automatic level controller
US06/352,644 US4450413A (en) 1981-03-10 1982-02-26 Automatic signal level control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56034295A JPS57148411A (en) 1981-03-10 1981-03-10 Automatic level controller

Publications (2)

Publication Number Publication Date
JPS57148411A JPS57148411A (en) 1982-09-13
JPH026450B2 true JPH026450B2 (en) 1990-02-09

Family

ID=12410161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56034295A Granted JPS57148411A (en) 1981-03-10 1981-03-10 Automatic level controller

Country Status (1)

Country Link
JP (1) JPS57148411A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634296A (en) * 1979-08-29 1981-04-06 Sony Corp Electroacoustic transducer

Also Published As

Publication number Publication date
JPS57148411A (en) 1982-09-13

Similar Documents

Publication Publication Date Title
US3984783A (en) Amplifier
US4887181A (en) Circuit for temperature protection with hysteresis
US4415863A (en) Pulse width modulation amplifier
JPS62239607A (en) Buffer circuit
US4450413A (en) Automatic signal level control device
JPS6126730B2 (en)
US4115741A (en) Fast attack automatic gain control circuit
JPS5819026A (en) Pulse width modulation circuit
HK85691A (en) Simulated transistor/diode
JPH026450B2 (en)
Cherry An engineering approach to the design of transistor feedback amplifiers
JPH0427725B2 (en)
JPS6019166B2 (en) push pull power amplifier
US4546274A (en) Non-linear integration circuit
JPS5949728B2 (en) variable impedance circuit
JPS6133483B2 (en)
JPH0348683B2 (en)
JPH0648980Y2 (en) ALC circuit
JPH0746051A (en) Bias circuit of fet
JPS5844646Y2 (en) amplifier
JP3038426B2 (en) Non-inverting amplifier circuit
JPS6336745Y2 (en)
JPS631455Y2 (en)
JPS645371Y2 (en)
JPS628989B2 (en)