JPH026450B2

JPH026450B2 -

Info

Publication number: JPH026450B2
Application number: JP56034295A
Authority: JP
Inventors: Kenji Fujibayashi
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1981-03-10
Filing date: 1981-03-10
Publication date: 1990-02-09
Also published as: JPS57148411A

Description

【発明の詳細な説明】この発明はアナログ信号の信号レベルを自動的
に制御する装置に関する。

アナログ信号の信号レベルを自動制御する装置
としては、大別して次の２種がある。その１つは
ダイナミツクレベルコンパンダ（DLC）であり、
他の１つはダイナミツクレベルエキスパンダ
（DLE）である。両者とも広い意味で自動レベル
制御装置に含まれる。これらのDLC／DLEはノ
イズリダクシヨンシステムなどに広く用いられて
いるが、とくにDLCはテープレコーダによく利
用される。テープレコーダにおけるDLCは、通
常ALC（Automatic Level Controller）として知
られ、録音入力レベルの大小にかかわらず適切な
レベルで録音を行なうために用いられる。

第１図は上述した自動レベル制御装置の基本構
成を示す。入力端Ａから可変利得回路１０に入力
信号E_ioが入力される。すると、回路１０から検
出回路２０へ、信号E_ioに対応した第１信号Ｅ１
０が与えられる。回路２０は信号Ｅ１０の大きさ
に対応した直流レベルを有する第２信号Ｅ２０を
発生する。信号Ｅ２０は、制御信号として、可変
インピーダンス素子３０に与えられる。素子３０
は、結合ラインLCを介して回路１０に結合され
る。第１図が前記ALCを構成する場合は、回路
１０の出力信号E_putの平均レベルは、入力E_ioの信
号レベルの大小にかかわらず、ある所定の範囲に
収束される。こうして自動レベル制御のなされた
信号E_putは、出力端Ｂから取出される。

従来より、検出回路２０としては、ダイオード
またはトランジスタのベース・エミツタ間の整流
作用を利用した回路が多用されている。ところ
で、検出回路２０は、可変インピーダンス素子３
０の入力スレシホルドレベルより大きなレベルの
第２信号Ｅ２０を出力しなければならない。信号
Ｅ２０のレベルが上記入力スレシホルドレベルよ
りも小さいと自動レベル制御が行なわれなくなつ
てしまうからである。したがつて、回路２０に対
しては、上記入力スレシホルドレベルより大きな
第２信号Ｅ２０に対応する第１信号Ｅ１０を入力
しなければならない。従来回路によれば、この要
求を満足させるためには、第１信号Ｅ１０または
出力信号E_putのレベルをかなり大きく設定しなけ
ればならなかつた。また、従来回路は、上記要求
があるために、２〜3Vオーダの低圧動作機器に
は不適当であつた。従来回路がなぜ低レベル、低
電源電圧動作に不適であるのかその理由をより詳
しく知りたいときは、本願と同一の出願人によつ
て出願された特願昭55−85439号を参照されたい。

こ発明は上記事情にかんがみなされたもので、
低電源電圧または低信号レベルにおいても安定な
動作を行なうことができる自動レベル制御装置を
提供することを目的とする。

上記目的を達成するために、この発明に係る自
動レベル制御装置は、特別な構成の検出回路を備
えている。すなわち、この検出回路は、装置の出
力信号がベースに与えられエミツタから制御信号
を出力するところのトランジスタと、このトラン
ジスタのエミツタに接続されるキヤパシタと、こ
のトランジスタのエミツタ・ベース間に接続され
る帰還素子とを備えている。

上記構成によれば、前記キヤパシタの充電電圧
成分が前記帰還素子を介して前記トランジスタの
ベース側に正帰還される。この正帰還成分に前記
装置の出力信号が重畳される。このため、装置の
出力信号レベルが低くても、大レベルの制御信号
を発生しやすくなる。また、この正帰還作用があ
るために、前記トランジスタが作動しうる下限近
くまで電源電圧が下がつても、比較的大きなレベ
ルの制御信号を得ることができる。

次にこの発明の実施例を説明する。説明にあた
つて、全ての図面にわたり共通部分には共通の参
照符号を用い、重複説明を避けることにする。

第２図において、入力端Ａは入力抵抗Ｒ１０お
よび入力キヤパシタＣ１０を介して増幅器１２の
入力端に接続される。増幅器１２の出力端は、出
力キヤパシタＣ１２を介して出力端Ｂに接続され
る。増幅器１２の出力からは第１信号Ｅ１０が導
出される。第１信号Ｅ１０は、カツプリングキヤ
パシタＣ２０を介してNPNトランジスタ２２の
ベースに与えられる。トランジスタ２２のコレク
タは正電源＋V_CCに接続される。トランジスタ２
２のエミツタは、第１抵抗（充電抵抗）Ｒ２０お
よび電荷蓄積キヤパシタＣ２２を介して接地され
る。抵抗Ｒ２０とキヤパシタＣ２２との接続点Ｐ
１０は、第２抵抗（放電抵抗）Ｒ２２を介して接
地される。この接続点Ｐ１０には、キヤパシタＣ
２２の充電電位に対応した帰還信号EFが発生す
る。信号EFは、帰還ダイオードＤ２４アノー
ド・カソード間を介して、トランジスタ２２のベ
ース回路に帰還される。ダイオードＤ２４には、
帰還抵抗Ｒ２４が並列接続される。ダイオードＤ
２４および抵抗Ｒ２４は、トランジスタ２２のベ
ース回路とエミツタ回路との間に接続される帰還
素子２４を構成する。

前記第１抵抗（充電抵抗）Ｒ２０は、トランジ
スタ２２がオンされたときにそのコレクタ・エミ
ツタ路を介して正電源＋V_CCからキヤパシタＣ２
２へ流入する充電電流の電流路に直列接続されて
いる。そして、この抵抗Ｒ２０は、キヤパシタＣ
２２に対する充電時定数に含まれる。また、第２
抵抗（放電抵抗）Ｒ２２はキヤパシタＣ２２に対
する放電時定数に含まれる。すなわち、第１抵抗
Ｒ２０によつてALC回路のアタツク・タイムを
調整でき、第２抵抗Ｒ２２によつてALC回路の
リカバリ・タイムを調整できる。さらに、前記キ
ヤパシタＣ２０は、トランジスタ２２のベース回
路を増幅器１２の出力回路から直流的に切離なす
ために設けられている。もしキヤパシタＣ２０が
ないと、増福器１２の出力端のDC電位がゼロか
ら大きくずれている場合、トランジスタ２２が常
時オン（またはオフ）となつてALC動作が行な
われなくなる。また、キヤパシタＣ２０がない場
合、増幅器１２の直流的な出力抵抗が小さいと、
接続点Ｐ１０からトランジスタ２２のベースへの
直流的正帰還がほとんどかからなくなる。

なお、ALC動作のアタツク・タイムを短かく
するためにＲ２０＝０としても差支えはない。ま
た、素子３０の入力抵抗が低い場合、あるいはリ
カバリ・タイムを長くしたい場合は、Ｒ２２＝∞
としてもよい。通常、Ｒ２０としては数10ないし
数100オームくらいが用いられ、Ｒ２２としては
数100ないし数1000キロオームくらいが用いられ
る。

前記接続点Ｐ１０には、前記第１信号Ｅ１０に
対応した電位を有する第２信号Ｅ２０が発生す
る。この信号Ｅ２０は、NPNトランジスタ３２
のベースに与えられる。トランジスタ３２のコレ
クタは抵抗Ｒ３０を介して正電源＋V_CCに接続さ
れ、そのエミツタはNPNトランジスタ３４のベ
ースに接続される。トランジスタ３４のエミツタ
は接地され、そのコレクタは前記抵抗Ｒ１０とキ
ヤパシタＣ１０との接続点に結合される。信号Ｅ
２０の電位がトランジスタ３２および３４それぞ
れの入力スレシホルドレベルの和2V_BEより大き
いときは、トランジスタ３４にベース電流が流れ
る。トランジスタ３４のコレクタ・エミツタ間内
部インピーダンスはそのベース電流に対応して変
化する。抵抗Ｒ１０およびトランジスタ３４の内
部インピーダンスは、可変利得増幅回路１０の入
力側に設けられるアツテネータを構成する。この
アツテネータによる入力信号E_ioの減衰量は前記
第２信号Ｅ２０に応じて変化する。すなわち、第
２信号Ｅ２０は、可変インピーダンス素子３０に
対する制御信号となる。なお、前記トランジスタ
３２，３４の入力スレシホルドレベルの和2V_BE
は、素子３０の入力スレシホルドレベルとなる。
この2V_BEの値は、シリコントランジスタを用い
た場合常温で大体1V前後になる。

前記トランジスタ２２がオンされたときのベー
ス電流がごく小さいならば、トランジスタ２２の
ベース電位は、前記接続点Ｐ１０の電位と大体等
しくなる。すなわち、接続点Ｐ１０における電位
変化は、帰還素子２４によつてさほど減少される
ことなくトランジスタ２２のベース側に正帰還さ
れる。この正帰還があるために、トランジスタ２
２が非飽和動作を行なう範囲では、信号Ｅ１０の
変化に対する信号Ｅ２０の変化が大きくなる。

第３図は検出回路２０の入出力特性を示す。こ
こで、３本の曲線３Ａ，３Ｂおよび３Ｃは、第１
信号Ｅ１０と制御信号（第２信号）Ｅ２０との関
係を示している。曲線３Ａは帰還抵抗Ｒ２４の値
が曲線３Ｂの場合より十分に大きな場合Ｒ２４＝
∞を示し、曲線３Ｃは抵抗Ｒ２４が曲線３Ｂの場
合よりも十分に小さな場合を示す。これらいずれ
の曲線もその傾き（dE20／dE10）が大きいこと
を示している。すなわち、検出回路２０の伝達関
数E20／E10は大きい。このため、ALCループの
ループゲインが高くなるので、出力信号E_putのレ
ベル変化が小さくなる。

第４図は可変利得回路１０の入出力特性を示
す。３本の曲線４Ａ，４Ｂおよび４Ｃは、それぞ
れ第３図の曲線３Ａ，３Ｂおよび３Ｃに対応す
る。たとえば曲線４Ｂについていえば、入力レベ
ルがL10以下ではトランジスタ３４はオンされ
ず、入力レベルがL20以上ではトランジスタ３４
は飽和される。したがつて、ALC動作が行なわ
れる入力レベル範囲は、L10からL20までの間と
なる。第２図の回路構成によれば、30dB以上の
レベル変化に対し、出力レベルの変化を1dB内外
に押えることができる。

第３図は、可変インピーダンス素子３０の入力
スレシホルドレベル2V_BEを与えるに要する最小
入力レベルを、帰還抵抗Ｒ２４によつて変更でき
ることを示している。また、第４図は、ALC動
作によつて収束される所定の出力レベル（曲線４
Ａ〜４Ｃの水平部分）を、帰還抵抗Ｒ２４によつ
て変更できることを示している。すなわち、抵抗
Ｒ２４を値の変更可能な抵抗としておくと、
ALC回路の他の部分に手を加えることなく、
ALC回路の始動レベルおよび出力レベルを変更
することができる。このため、検出回路２０の回
路構成を固定しておいて回路１０および素子３０
の構成を種々変更しても、抵抗Ｒ２４１本の変更
だけで所望のALC特性（始動レベル、その他の
特性）を得ることが可能となる。したがつて本願
発明によれば、ALC回路の設計上の自由度が大
きくなる。これは従来から知られる検出回路には
ない大きな特長といえる。

第５図および第６図は、前記検出回路２０の変
形例を示す。第５図では、充電抵抗Ｒ２０がトラ
ンジスタ２２のコレクタ側に入つている。トラン
ジスタ２２がオンされると、そのコレクタ・エミ
ツタ間はほとんどシヨート状態になる。このた
め、抵抗Ｒ２０は必ずしもエミツタ側に挿入され
ていなくてもよい。要は、抵抗Ｒ２０は、キヤパ
シタＣ２２に対する充電電流路に直列接続されて
おればよい。第６図では、キヤパシタＣ２２を充
電するトランジスタ回路がインバーテツド・ダー
リントン回路となつている。この場合、キヤパシ
タＣ２２に対する充電電流は、おもにPNPトラ
ンジスタ２６を介して供給される。第６図の伝達
関数E20／E10は、第２図または第５図の回路２
０の伝達関数E20／E10よりも大きくなる。

第７図および第８図は、前記可変インピーダン
ス素子３０の変形例を示す。第７図では、フオト
カプラ３６を用い、増幅器１２に対する負帰還量
を変えて、ALC動作を行なつている。第８図で
は、FET３８のドレイン・ソース間抵抗を利用
して、増幅器１２の負帰還量を変えている。
FET３８のゲートには、抵抗Ｒ３４を介して、
前記第２信号Ｅ２０とは逆相の制御信号２０が
与えられる。（ここに第２信号Ｅ２０を加えると、
ALCではなくレベルエキスパンダになつてしま
う。）FET３８のゲートは抵抗Ｒ３６の介してド
レインに接続される。FET３８のソースは接地
され、ドレインは抵抗Ｒ１８を介して増幅器１２
の反転入力端に結合される。FET３８の内部抵
抗変化が負帰還量を変えるので、ALC動作が可
能となる。なお、抵抗Ｒ３４およびＲ３６がある
ために、FET３８には負帰還がかかる。この負
帰還はFET３８の内部抵抗の非直線性を改善す
るので、歪の少ないALC回路が得られる。

なお、図示はしないが、前記ダイオードＤ２４
と直列に第２の帰還抵抗を接続してもよい。この
ダイオードＤ２４に直列／並列接続される抵抗の
値に応じて、第３図および第４図に示した特性は
変化する。

以上、この明細書で詳述し図面に示した実施例
は、この発明を限定するものではない。この発明
の趣旨および特許請求の範囲内において種種な置
換、追加、変更などが可能である。たとえば、ダ
イオードＤ２４のかわりに、トランジスタのベー
ス・エミツタ間を利用してもよい。また、トラン
ジスタ２２のベースに、高抵抗を介して、若干の
DCバイアス電流を与えておくことも考えられる。
また、この発明は、当然のことながらレベルエキ
スパンダにも適用できる。

【図面の簡単な説明】

第１図は自動レベル制御装置の基本構成を示す
ブロツク図；第２図はこの発明の一実施例に係る
自動レベル制御装置を示す回路図；第３図は第２
図に示す帰還抵抗Ｒ２４をパラメータとしたとき
の検出回路２０の入出力特性を例示するグラフ；
第４図は上記帰還抵抗Ｒ２４をパラメータとした
ときの可変利得回路１０の入出力特性を例示する
グラフ；第５図および第６図は第２図に示される
検出回路２０の変形例を示す回路図；第７図およ
び第８図は第２図に示される可変インピーダンス
素子３０の変形例を示す回路図である。Ａ……入力端、１０……可変利得回路、E_io…
…入力信号、２０……検出回路、Ｅ１０……第１
信号、Ｅ２０……第２信号（制御信号）、３０…
…可変インピーダンス素子、LC……結合ライン、
E_put……出力信号、Ｂ……出力端、１２……増幅
器、Ｃ２０……カツプリングキヤパシタ（第２キ
ヤパシタ）、２２，３２，３４……NPNトランジ
スタ、＋V_CC……正電源、Ｒ２０……第１抵抗
（充電抵抗）、Ｃ２２……電荷蓄積キヤパシタ、Ｐ
１０……接続点、Ｒ２２……第２抵抗（放電抵
抗）、EF……帰還信号、Ｄ２４……帰還ダイオー
ド、Ｒ２４……帰還抵抗、２４……帰還素子、２
６……PNPトランジスタ、３６……フオトカプ
ラ、３８……FET、２０……制御信号。

Claims

【特許請求の範囲】１制御信号に応じてインピーダンスが変化する
可変インピーダンス素子と、この可変インピーダ
ンス素子のインピーダンスに応じて利得が変化す
る可変利得回路と、この可変利得回路の出力信号
に対応して前記制御信号を発生する検出回路とを
備え、前記検出回路は、前記出力信号に対応した第１信号がベース回路
に与えられこの第１信号に対応した電位を有する
第２信号がエミツタ回路から導出されるトランジ
スタと、前記トランジスタのベース回路およびエミツタ
回路の間に接続される帰還素子と、前記トランジスタのエミツタ回路および交流電
位が実質的にゼロの回路との間に接続され前記第
２信号に対応した電荷を貯えるキヤパシタとを有
し、前記キヤパシタの充電電位に対応する帰還信号
が前記帰還素子を介して前記トランジスタのベー
ス回路に与えられ、前記第２信号が前記制御信号
として利用されることを特徴とする自動レベル制
御装置。２前記トランジスタはバイポーラトランジスタ
であり、前記帰還素子はPN接合ダイオードを含
み、前記トランジスタのベース・エミツタ間の
PN接合と前記ダイオードのPN接合とが互いに
逆方向に接続される特許請求の範囲第１項に記載
の自動レベル制御装置。３前記帰還素子は帰還抵抗を含み、前記トラン
ジスタのベース回路およびエミツタ回路の間に前
記帰還抵抗が接続される特許請求の範囲第１項ま
たは第２項に記載の自動レベル制御装置。４前記検出回路は、前記トランジスタのコレク
タ・エミツタ路を介して前記キヤパシタへ流入す
る充電電流の電流路に直列接続される充電抵抗を
有し、この充電抵抗が前記キヤパシタに対する充
電時定数に含まれる特許請求の範囲第１項ないし
第３項のいずれかに記載の自動レベル制御装置。５前記検出回路は、前記トランジスタのエミツ
タ回路と前記キヤパシタとの間に直列接続される
第１抵抗と、前記トランジスタのエミツタ回路と
前記交流電位ゼロ回路との間に並列接続される第
２抵抗とを有し、前記第１抵抗が前記キヤパシタ
に対する充電時定数に含まれ、前記第２抵抗が前
記キヤパシタに対する放電時定数に含まれる特許
請求の範囲第１項ないし第４項のいずれかに記載
の自動レベル制御装置。６前記検出回路は、前記可変利得回路の出力回
路と前記トランジスタのベース回路との間に直列
接続される第２キヤパシタを有し、前記出力信号
の交流成分だけが前記第２キヤパシタを介して前
記トランジスタのベース回路に与えられる特許請
求の範囲第１項ないし第５項のいずれかに記載の
自動レベル制御装置。７前記可変インピーダンス素子は前記可変利得
回路の入力側に設けられるアツテネータを構成
し、このアツテネータの信号減衰量が前記制御信
号に応じて変化する特許請求の範囲第１項ないし
第６項のいずれかに記載の自動レベル制御装置。８前記可変利得回路は帰還ループを有し、前記
可変インピーダンス素子は前記帰還ループに含ま
れ、この可変利得回路の閉ループゲインが前記制
御信号に応じて変化する特許請求の範囲第１項な
いし第６項のいずれかに記載の自動レベル制御装
置。９前記検出回路は、前記ダイオードに直列接続
される第２帰還抵抗を含む特許請求の範囲第２項
ないし第８項のいずれかに記載の自動レベル制御
装置。