JPH026454B2 - - Google Patents
Info
- Publication number
- JPH026454B2 JPH026454B2 JP56032076A JP3207681A JPH026454B2 JP H026454 B2 JPH026454 B2 JP H026454B2 JP 56032076 A JP56032076 A JP 56032076A JP 3207681 A JP3207681 A JP 3207681A JP H026454 B2 JPH026454 B2 JP H026454B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- output
- amplifier amp
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【発明の詳細な説明】
本発明は、電圧制御による周波数可変の矩形波
発振器に関するものである。
発振器に関するものである。
従来の電圧制御による周波数可変の矩形波発振
器は、パルスのハイレベル期間とローレベル期間
の両方を変えることができず、いずれか一方の期
間は一定であつた。そのため、オン・オフ比を一
定にしてその周期を可変とする矩形波が得られな
いばかりかこの矩形波発振器で後段の相補形式の
トランジスタ等を駆動する場合、両トランジスタ
のオン・オフ期間にアンバランスが生じ一方のト
ランジスタが他方のトランジスタに比べ頻繁に動
作することになる。そのため、該一方のトランジ
スタの寿命が短かくなり、結果として回路全体の
寿命が短かくなる。
器は、パルスのハイレベル期間とローレベル期間
の両方を変えることができず、いずれか一方の期
間は一定であつた。そのため、オン・オフ比を一
定にしてその周期を可変とする矩形波が得られな
いばかりかこの矩形波発振器で後段の相補形式の
トランジスタ等を駆動する場合、両トランジスタ
のオン・オフ期間にアンバランスが生じ一方のト
ランジスタが他方のトランジスタに比べ頻繁に動
作することになる。そのため、該一方のトランジ
スタの寿命が短かくなり、結果として回路全体の
寿命が短かくなる。
本発明は、かかる欠点を改善し、両トランジス
タが平等に駆動され、回路全体としての寿命を延
ばしたものである。
タが平等に駆動され、回路全体としての寿命を延
ばしたものである。
以下図面に従つて、本発明を更に詳細に説明す
る。第１図は、従来例を示す。図において、抵抗
R2，R3、演算増幅器AMP１およびコンデンサC1
で構成された回路は積分器であり、この積分器の
出力に電圧比較器を設けている。即ち、電圧比較
器は抵抗R6，R7，R8および演算増幅器AMP２に
より構成されている。そして、その電圧比較器の
出力でトランジスタQ0を制御してコンデンサC1
の充放電を制御する。これにより電圧比較器より
矩形波が得られ、この矩形波は、次段のコレクタ
−エミツタ位相分割回路で互に逆位相の矩形波に
分割される。即ち、この位相分割回路は抵抗R9，
R10，R11、トランジスタQ1よりなり、この位相
分割回路はコンデンサC2，C3を介して、ブツシ
ユ・プル増幅器に接続されている。このプツシ
ユ・プル増幅器は抵抗R12〜R15、トランジスタ
Q2，Q3、トランスＴより成り、このプツシユ・
プル増幅器の出力OUTより出力矩形波が得られ
る。かかる構成において、比較器の出力電圧が−
V0ボルトにある場、トランジスタQ0はカツトオ
フされており、演算増幅器AMP２の非反転入力
には、抵抗R7とR8による分圧電位が与えられて
いる。即ち、抵抗R7，R8の抵抗値を夫々r7、r8と
すると、−V0×（r7／r7＋r8）ボルトが演算増幅器 AMP２の正入力に与えられている。この状態で
入力端子INにViの電圧をかけたとすると、抵抗
R1、R2を通してコンデンサC1に充電電流が流れ、
積分器の出力はほぼ直線的に下がる。この積分器
の出力電圧が、−V0×（r7／r7＋r8）ボルトに達する と、比較器の出力電圧は＋V0ボルトになる。こ
のとき、トランジスタQ0は導通状態となり、コ
ンデンサC1に蓄えられた電荷は、抵抗R2、トラ
ンジスタQ0を通して放電される。この放電電流
は、ツエナーダイオードDZ、抵抗R2により決め
られる。一方、この放電により、積分器の出力は
ほぼ怒直線的に増加し、その電圧が＋V0×
（r7／r7＋r8）ボルトに達すると、再び比較器の出力 は−V0ボルトになる。このことを繰返すことに
より、比較器から矩形波出力が得られる。ここ
で、入力端子INの電圧が高くなると、コンデン
サC1に充電される電流が増加するため、積分器
出力電圧の降下速度が増加する。これに対し、コ
ンデンサC1の放電電流には変化はなく、積分器
の出力電圧上昇速度は一定である。この入力端子
INに時間と共に直線的に単調増加する電圧を加
えた場合の積分器の出力を第２図に、比較器の出
力を第３図に示す。これら図において、横軸は時
間、縦軸は電位を示し、第２図における積分器の
出力は、＋Vaボルトから−Vaボルトへの変化時
間が、時間の経過と共に短かくなる。これに対
し、−Vaボルトから＋Vaボルトへの変化時間は
時間の経過によらず一定である。そこで、第３図
に示す比較器の出力は＋V0ボルトである期間t0は
一定であるが、−V0ボルトである期間t1，t1′は時
間の経過と共に短かくなる。そして、かかる第３
図に示した矩形波により第１図の位相分割回路が
駆動される。これにより、第１図のトランジスタ
Q2は比較器の出力が−V0の期間、即ち、第３図
のt1，t1′…の期間導通し、＋V0の期間、即ち、t0
の期間はカツトオフとなる。第１図のトランジス
タQ5は、トランジスタQ2と全く逆の動作となる。
これにより、第１図の出力OUTからは、第３図
に示す波形に類似の出力が得られる。以上の如き
特性を有するものであり、入力電圧を一定にし、
回路定数をうまく設定すれば、トランジスタQ2
とQ3の導通、非導通時間を等しくでき、オン・
オフ比の等しい矩形波を得ることはできるが、こ
の矩形波周期を可変にする場合は、必ず、オン・
オフ比が等しくなくなる。更に、このオン・オフ
比が等しくなくなれば、両トランジスタQ2，Q3
の導通時間に差が出てくる。従つて、両トランジ
スタQ2，Q3の寿命にも差が生じ、結果的には回
路全体としての寿命が短かくなる。
る。第１図は、従来例を示す。図において、抵抗
R2，R3、演算増幅器AMP１およびコンデンサC1
で構成された回路は積分器であり、この積分器の
出力に電圧比較器を設けている。即ち、電圧比較
器は抵抗R6，R7，R8および演算増幅器AMP２に
より構成されている。そして、その電圧比較器の
出力でトランジスタQ0を制御してコンデンサC1
の充放電を制御する。これにより電圧比較器より
矩形波が得られ、この矩形波は、次段のコレクタ
−エミツタ位相分割回路で互に逆位相の矩形波に
分割される。即ち、この位相分割回路は抵抗R9，
R10，R11、トランジスタQ1よりなり、この位相
分割回路はコンデンサC2，C3を介して、ブツシ
ユ・プル増幅器に接続されている。このプツシ
ユ・プル増幅器は抵抗R12〜R15、トランジスタ
Q2，Q3、トランスＴより成り、このプツシユ・
プル増幅器の出力OUTより出力矩形波が得られ
る。かかる構成において、比較器の出力電圧が−
V0ボルトにある場、トランジスタQ0はカツトオ
フされており、演算増幅器AMP２の非反転入力
には、抵抗R7とR8による分圧電位が与えられて
いる。即ち、抵抗R7，R8の抵抗値を夫々r7、r8と
すると、−V0×（r7／r7＋r8）ボルトが演算増幅器 AMP２の正入力に与えられている。この状態で
入力端子INにViの電圧をかけたとすると、抵抗
R1、R2を通してコンデンサC1に充電電流が流れ、
積分器の出力はほぼ直線的に下がる。この積分器
の出力電圧が、−V0×（r7／r7＋r8）ボルトに達する と、比較器の出力電圧は＋V0ボルトになる。こ
のとき、トランジスタQ0は導通状態となり、コ
ンデンサC1に蓄えられた電荷は、抵抗R2、トラ
ンジスタQ0を通して放電される。この放電電流
は、ツエナーダイオードDZ、抵抗R2により決め
られる。一方、この放電により、積分器の出力は
ほぼ怒直線的に増加し、その電圧が＋V0×
（r7／r7＋r8）ボルトに達すると、再び比較器の出力 は−V0ボルトになる。このことを繰返すことに
より、比較器から矩形波出力が得られる。ここ
で、入力端子INの電圧が高くなると、コンデン
サC1に充電される電流が増加するため、積分器
出力電圧の降下速度が増加する。これに対し、コ
ンデンサC1の放電電流には変化はなく、積分器
の出力電圧上昇速度は一定である。この入力端子
INに時間と共に直線的に単調増加する電圧を加
えた場合の積分器の出力を第２図に、比較器の出
力を第３図に示す。これら図において、横軸は時
間、縦軸は電位を示し、第２図における積分器の
出力は、＋Vaボルトから−Vaボルトへの変化時
間が、時間の経過と共に短かくなる。これに対
し、−Vaボルトから＋Vaボルトへの変化時間は
時間の経過によらず一定である。そこで、第３図
に示す比較器の出力は＋V0ボルトである期間t0は
一定であるが、−V0ボルトである期間t1，t1′は時
間の経過と共に短かくなる。そして、かかる第３
図に示した矩形波により第１図の位相分割回路が
駆動される。これにより、第１図のトランジスタ
Q2は比較器の出力が−V0の期間、即ち、第３図
のt1，t1′…の期間導通し、＋V0の期間、即ち、t0
の期間はカツトオフとなる。第１図のトランジス
タQ5は、トランジスタQ2と全く逆の動作となる。
これにより、第１図の出力OUTからは、第３図
に示す波形に類似の出力が得られる。以上の如き
特性を有するものであり、入力電圧を一定にし、
回路定数をうまく設定すれば、トランジスタQ2
とQ3の導通、非導通時間を等しくでき、オン・
オフ比の等しい矩形波を得ることはできるが、こ
の矩形波周期を可変にする場合は、必ず、オン・
オフ比が等しくなくなる。更に、このオン・オフ
比が等しくなくなれば、両トランジスタQ2，Q3
の導通時間に差が出てくる。従つて、両トランジ
スタQ2，Q3の寿命にも差が生じ、結果的には回
路全体としての寿命が短かくなる。
本発明は、かかる欠点を改善したものであり、
演算増幅器AMPの比較電流が入力される非反転
入力を該演算増幅器AMPの出力端子に接続する
第１の抵抗Ｒ２６と、外部から得られる電圧によ
り該演算増幅器AMPの０電位を中心として対称
な正負の比較電圧を与える比較電圧源と、該比較
電圧源の正の比較電圧を与える端子と該演算増幅
器AMPの非反転入力の間に、該演算増幅器AMP
の出力が正電圧の時に導通するダイオードＤ１
と、該比較電圧源の負の比較電圧を与える端子と
該演算増幅器AMPの非反転入力の間に、該演算
増幅器AMPの出力が負電圧の時に導通するダイ
オードＤ２と、該演算増幅器AMPの反転入力を
該演算増幅器AMPの出力端子を接続する抵抗Ｒ
２５と、該演算増幅器AMPの反転入力と負電源
を接続するコンデンサＣ２１を設けたことを特徴
とする電圧制御式矩形波発振器である。
演算増幅器AMPの比較電流が入力される非反転
入力を該演算増幅器AMPの出力端子に接続する
第１の抵抗Ｒ２６と、外部から得られる電圧によ
り該演算増幅器AMPの０電位を中心として対称
な正負の比較電圧を与える比較電圧源と、該比較
電圧源の正の比較電圧を与える端子と該演算増幅
器AMPの非反転入力の間に、該演算増幅器AMP
の出力が正電圧の時に導通するダイオードＤ１
と、該比較電圧源の負の比較電圧を与える端子と
該演算増幅器AMPの非反転入力の間に、該演算
増幅器AMPの出力が負電圧の時に導通するダイ
オードＤ２と、該演算増幅器AMPの反転入力を
該演算増幅器AMPの出力端子を接続する抵抗Ｒ
２５と、該演算増幅器AMPの反転入力と負電源
を接続するコンデンサＣ２１を設けたことを特徴
とする電圧制御式矩形波発振器である。
第４図は本発明の一実施例であり発振回路の後
段に従来と同様のコレクタ−エミツタ位相分割回
路、プツシユプル増幅器を接続した例である。こ
こで電圧制御トランジスタFETは、その入力端
子INに与えられる電圧により、抵坑R21、トラン
ジスタFET、抵抗R22の分割比により点、点
の電位を制御する。これにより、演算増幅器
AMPの出力点が正電位側にある場合は、ダイ
オードD1を介して抵抗R23と第１の抵抗R26の分
割比によつて演算増幅器AMPの非反転入力に比
較電圧を与える。又、点が負電位側にある場合
には、ダイオードD2を介して抵抗R24とR26の分
割比によつて演算増幅器AMPの非反転入力に比
較電圧を与える。そこで、演算増幅器AMPの出
力が正電位、＋V0ボルトにあるときは、第２の抵
抗R25を介してコンデンサC21に充電電流が流れ、
点の電位が即ち、反転入力の電位が次第に上昇
し、比較電圧に等しくなると、演算増幅器の出力
点が反転し、負電位、−V0ボルトになる。この
点が負電位になると、コンデンサC21は放電を
始め、点の電位が次第に降下し、比較電位に等
しくなると演算増幅器の出力点が再び反転し、
正電位になる。この動作を繰返し、発振回路とな
つている。そこで、第１図で説明したと同様に、
入力端子INに直線的に増加する電圧を加えた場
合の点の電圧波形を第５図に、又、点の電圧
波形を第６図に示す。これら第５図、第６図にお
いて、横軸は時間、縦軸は電位を示している。そ
して、第４図の点、点の電位を夫々＋Viボ
ルト、−Viボルトとすると第５図の点線で示す
曲線は、｛（＋V0）−（Vi）｝（r23／r23＋r26）ボル
トで ある。但し、r23、r26は夫々抵抗R23，R26の抵抗
値である。又、第５図の点線で示す曲線は
｛（−V0）−（−Vi）｝（r24／r24＋r26）ボルトであ
る。
段に従来と同様のコレクタ−エミツタ位相分割回
路、プツシユプル増幅器を接続した例である。こ
こで電圧制御トランジスタFETは、その入力端
子INに与えられる電圧により、抵坑R21、トラン
ジスタFET、抵抗R22の分割比により点、点
の電位を制御する。これにより、演算増幅器
AMPの出力点が正電位側にある場合は、ダイ
オードD1を介して抵抗R23と第１の抵抗R26の分
割比によつて演算増幅器AMPの非反転入力に比
較電圧を与える。又、点が負電位側にある場合
には、ダイオードD2を介して抵抗R24とR26の分
割比によつて演算増幅器AMPの非反転入力に比
較電圧を与える。そこで、演算増幅器AMPの出
力が正電位、＋V0ボルトにあるときは、第２の抵
抗R25を介してコンデンサC21に充電電流が流れ、
点の電位が即ち、反転入力の電位が次第に上昇
し、比較電圧に等しくなると、演算増幅器の出力
点が反転し、負電位、−V0ボルトになる。この
点が負電位になると、コンデンサC21は放電を
始め、点の電位が次第に降下し、比較電位に等
しくなると演算増幅器の出力点が再び反転し、
正電位になる。この動作を繰返し、発振回路とな
つている。そこで、第１図で説明したと同様に、
入力端子INに直線的に増加する電圧を加えた場
合の点の電圧波形を第５図に、又、点の電圧
波形を第６図に示す。これら第５図、第６図にお
いて、横軸は時間、縦軸は電位を示している。そ
して、第４図の点、点の電位を夫々＋Viボ
ルト、−Viボルトとすると第５図の点線で示す
曲線は、｛（＋V0）−（Vi）｝（r23／r23＋r26）ボル
トで ある。但し、r23、r26は夫々抵抗R23，R26の抵抗
値である。又、第５図の点線で示す曲線は
｛（−V0）−（−Vi）｝（r24／r24＋r26）ボルトであ
る。
但し、r24は抵抗R24の抵抗値である。即ち、これ
ら曲線，は演算増幅器AMPの比較電圧曲線
になつている。そこで、第４図の電位はコンデ
ンサC21の充放電に併い、第５図実線で示す状態
となる。これに対し、第４図点の波形は、第６
図に示す様に、第５図の実線が曲線，と一致
する度に＋V0からら−V0へ、又、−V0から＋V0
へと反転する。又、この図に示す様に第４図の入
力端子INへの入力電圧が高くなるに従つて、−V0
の期間t21，t21′…および＋V0の期間t20，…は短か
くなる。即ち、次第に高周波となつてくる。とこ
ろが、入力端子INへの入力電圧が一定であれば、
入力電圧がどのような値であつても常に、＋V0の
期間と−V0の期間は等しくなる。従つて、第４
図の後段のトランジスタQ2，Q3のオン・オフ時
間は等しくなり、出力OUTから得られる矩形波
もオン・オフ比が１対１の波形が得られる。又、
トランジスタQ2，Q2は互に逆動作ではあるが、
均等に駆動され、駆動時間の差に基づく回路全体
の寿命の短縮化は避けられる。
ら曲線，は演算増幅器AMPの比較電圧曲線
になつている。そこで、第４図の電位はコンデ
ンサC21の充放電に併い、第５図実線で示す状態
となる。これに対し、第４図点の波形は、第６
図に示す様に、第５図の実線が曲線，と一致
する度に＋V0からら−V0へ、又、−V0から＋V0
へと反転する。又、この図に示す様に第４図の入
力端子INへの入力電圧が高くなるに従つて、−V0
の期間t21，t21′…および＋V0の期間t20，…は短か
くなる。即ち、次第に高周波となつてくる。とこ
ろが、入力端子INへの入力電圧が一定であれば、
入力電圧がどのような値であつても常に、＋V0の
期間と−V0の期間は等しくなる。従つて、第４
図の後段のトランジスタQ2，Q3のオン・オフ時
間は等しくなり、出力OUTから得られる矩形波
もオン・オフ比が１対１の波形が得られる。又、
トランジスタQ2，Q2は互に逆動作ではあるが、
均等に駆動され、駆動時間の差に基づく回路全体
の寿命の短縮化は避けられる。
第１図は従来例であり、第２図、第３図は、
夫々第１図の回路AMP１，AMP２の出力波形
図、第４図は本発明の一実施列、第５図、第６図
は、夫々第４図の点、点の波形図である。 図中、AMP，AMP１，AMP２は演算増幅器、
Q0〜Q3はトランジスタ、Ｔはトランス、Ｒ−は
抵抗、Ｃ−はコンデンサ、FETは電圧制御トラ
ンジスタ、D1，D2はダイオード、である。
夫々第１図の回路AMP１，AMP２の出力波形
図、第４図は本発明の一実施列、第５図、第６図
は、夫々第４図の点、点の波形図である。 図中、AMP，AMP１，AMP２は演算増幅器、
Q0〜Q3はトランジスタ、Ｔはトランス、Ｒ−は
抵抗、Ｃ−はコンデンサ、FETは電圧制御トラ
ンジスタ、D1，D2はダイオード、である。
Claims (1)
- 【特許請求の範囲】 １ 演算増幅器AMPの比較電流が入力される非
反転入力を該演算増幅器AMPの出力端子に接続
する第１の抵抗Ｒ２６と、 外部から得られる電圧により該演算増幅器
AMPの０電位を中心として対称な正負の比較電
圧を与える比較電圧源と、 該比較電圧源の正の比較電圧を与える端子と該
演算増幅器AMPの非反転入力の間に、該演算増
幅器AMPの出力が正電圧の時に導通するダイオ
ードＤ１と、 該比較電圧源の負の比較電圧を与える端子と該
演算増幅器AMPの非反転入力の間に、該演算増
幅器AMPの出力が負電圧の時に導通するダイオ
ードＤ２と、 該演算増幅器AMPの反転入力を該演算増幅器
AMPの出力端子を接続する抵抗Ｒ２５と、 該演算増幅器AMPの反転入力と負電源を接続
するコンデンサＣ２１を設けたことを特徴とする
電圧制御式矩形波発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56032076A JPS57147322A (en) | 1981-03-06 | 1981-03-06 | Voltage-controlled oscillator for rectangular wave |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56032076A JPS57147322A (en) | 1981-03-06 | 1981-03-06 | Voltage-controlled oscillator for rectangular wave |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57147322A JPS57147322A (en) | 1982-09-11 |
| JPH026454B2 true JPH026454B2 (ja) | 1990-02-09 |
Family
ID=12348781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56032076A Granted JPS57147322A (en) | 1981-03-06 | 1981-03-06 | Voltage-controlled oscillator for rectangular wave |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57147322A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241319A (ja) * | 1984-05-16 | 1985-11-30 | Nec Corp | 電圧制御発振器 |
| JPS6242334U (ja) * | 1985-08-30 | 1987-03-13 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4853654A (ja) * | 1971-11-08 | 1973-07-27 |
-
1981
- 1981-03-06 JP JP56032076A patent/JPS57147322A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57147322A (en) | 1982-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590444A (en) | Voltage controlled RC oscillator circuit | |
| JP2001520391A (ja) | 接地の上と下における低電圧感知用に最適化された単一電源電圧−周波数変換器 | |
| JP3532237B2 (ja) | 電圧／周波数変換装置 | |
| JPH026454B2 (ja) | ||
| US4742316A (en) | Pulse-width modulator | |
| EP0641078A1 (en) | Ring oscillator circuit for VCO | |
| US4550308A (en) | Signal converting apparatus | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| US4255722A (en) | Voltage controlled multivibrator having variable frequency and duty cycle | |
| US5168247A (en) | Oscillator and voltage-to-frequency coverter employing the same | |
| US3665216A (en) | Pulse width modulation detector | |
| JPH0421393A (ja) | Ｐｗｍ制御回路 | |
| JPH03121614A (ja) | 発振回路 | |
| JP3192226B2 (ja) | パルス幅／電圧変換回路 | |
| JPH0783619B2 (ja) | インバータ駆動装置 | |
| JPH06216722A (ja) | 三角波発振回路 | |
| JPS6016121Y2 (ja) | ダイオ−ドゲ−ト形位相検波回路 | |
| KR900003415Y1 (ko) | 튜닝 전압 변환회로 | |
| JPS6119141B2 (ja) | ||
| JPH1174761A (ja) | 発振回路 | |
| KR860001483B1 (ko) | 전동기의 펄스폭 변조회로 | |
| JPS6142014A (ja) | デイジタル式速度制御装置 | |
| JP2760671B2 (ja) | 水平発振回路 | |
| JPS5939924B2 (ja) | 発振器 | |
| JP2886282B2 (ja) | 昇圧方法 |