JPH026480B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はPCM再生装置、特にPCMデイスク
等の記録媒体からオーデイオ信号等を再生する装
置に関する。

現在、PCMオーデイオデイスクとしては、２
チヤンネルのオーデイオ信号を記録した２チヤン
ネルデイスクと、４チヤンネルのオーデイオ信号
を記録した４チヤンネルデイスクとが一般的であ
る。また、これを再生する装置としても、Ａ／Ｄ
変換系が２チヤンネル分しかない２チヤンネル再
生装置と、４チヤンネル分のＡ／Ｄ変換系を有す
る４チヤンネル再生装置がある。特に従来の２チ
ヤンネル再生装置は２チヤンネルデイスクしか再
生できず、４チヤンネルデイスクから任意のチヤ
ンネル信号を再生するような配慮はなされていな
かつた。

本発明は上記の点に鑑みなされたものであり、
その目的は、２チヤンネル再生装置においても４
チヤンネルデイスクから任意の１ないし２チヤン
ネルの信号を再生し得るようにすることにある。

上記目的を達成するために、本発明は、サンプ
リング周期中に２チヤンネルのPCMオーデイオ
信号のサンプルデータが記録されている２チヤン
ネル記録媒体及び１サンプリング周期中に４チヤ
ンネルのPCMオーデイオ信号のサンプルデータ
が記録されている４チヤンネル記録媒体からオー
デイオ信号を再生するPCM生装置であつて、上
記記録媒体から再生されるPCMオーデイオ信号
の２チヤンネル分のサンプルデータを順次記憶す
る記憶手段と、この記憶手段に順次記憶された２
チヤンネル分のサンプルデータをＤ／Ａ変換し２
チヤンネルのオーデイオ信号を出力する出力手段
と、４チヤンネル記録媒体の鎖生時において任意
の１乃至２チヤンネルを指定するチヤンネル選択
スイツチと、このチヤンネル選択スイツチの選択
状態に応じ、上記２チヤンネル分のサンプルデー
タを記憶する記憶手段に入力するサンプルデータ
及びクロツク信号をサンプリング周期を決定する
サンプリングパルスに同期して断続させる制御手
段と、を有し、この制御手段が、上記２チヤンネ
ル記録媒体を再生する際には、上記２チヤンネル
分のサンプルデータを記憶する記憶手段にサンプ
ルデータ及びクロツク信号を常時入力するように
断続制御し、かつ上記４チヤンネル記録媒体を再
生する際には、上記２チヤンネル分のサンプルデ
ータを記憶する記憶手段に４チヤンネルの内の前
記チヤンネル選択スイツチにて指定された１及至
２チヤンネルのサンプルデータを順次入力するよ
うに断続制御し、２及び４チヤンネルデイスクを
再生し得ることを特徴とする。

以下、図面に基づいて本発明の好適な実施例を
説明する。

まず、２チヤンネル再生装置においてチヤンネ
ルデイスクを再生した場合と、デイスク回転速度
を倍にして４チヤンネルデイスクを再生した場合
の、Ｄ／Ａ変換系へ入る前の直列状態の再生信号
の形態を第１図に従つて説明する。２チヤンネル
デイスクの場合、周波数f_Sなるサンプリングパル
ス（ａ）の各周期に対し、同図（ｂ）に示すよう
に、ＡおよびＢの２チヤンネルの各サンプルデー
タ（この例では１サンプルが16ビツトで量子化さ
ているものとする）が再生され、また４チヤンネ
ルデイスクの場合は、同図（ｃ）に示すように、
サンプリングパルス（ａ）の各周期に対し、Ａ、
Ｂ、Ｃ、Ｄの４チヤンネルの各サンプルデータ
（同じく１サンプルは16ビツトである。）が再生さ
れる。ここで、（ｂ）と（ｃ）のPCM信号を比べ
ると、そのクロツク信号の転送速度は、４チヤン
ネルの信号（ｃ）の方が２チヤンネルの信号
（ｂ）の２倍となる。即ち、２チヤンネルデイス
ク再生時のクロツク信号の転送速度f_I＝32f_Sであ
り、４チヤンネルデイスク再生時のクロツク信号
の転送速度f_I′はf_I′＝64f_Sである。

第３図は本発明に係るPCM再生装置の信号処
理系の要部（Ｄ／Ａ変換系およびアナログ系）を
示すブロツク図である。良く知られた手順によ
り、ピツクアツプによつてPCMデイスクから読
出された信号はデジタル復調され、またタイムベ
ースが補正され、さらに誤り訂正の処理がなされ
る。そのような前処理によつて得られたPCM信
号のクロツク信号、サンプリングパルスおよびデ
ータ信号がそれぞれ第３図における入力端子１
０，１２よび１４に印加される。

入力端子１０に印加されるクロツク信号は、ア
ンド回路１６を介して、直列接続された２つの16
ビツトシフトレジスタ１８，２０のクロツク入力
CKに供給される。入力端子１４に印加されるデ
ータ信号は、アンド回路２２を介してシフトレジ
スタ２０のデータ入力１Ｎに供給される。このシ
フトレジスタ２０の並列出力の最上位ビツトがシ
フトレジスタ１８のデータ入力１Ｎに接続され
て、両シフトレジスタ１８，２０は直列となつて
いる。また、両シフトレジスタは１８，２０の並
列出力はそれぞれラツチ回路２４，２６を介して
Ｄ／Ａコンバータ２８，３０のアナログ出力はそ
れぞれサンプルホールド回路３２，３４およびロ
ーパスフイルタ３６，３８を経て、それぞれチヤ
ンネルの出力端子４０とチヤンネルの出力端
子４２に導出される。

入力端子１２に印加されるサンプリングパルス
は、切換回路４４の切換状態に応じ、直接あるい
は遅延回路４６で遅延されて、上記ラツチ回路２
４，２６のクロツク入力CKに印加される。

制御回路４８は、切換スイツチ５０およびチヤ
ンネル切換スイツチ５２の選択状態に応じ、上記
アンド回路１６の制御信号Ｓ１と、上記アンド回
路２２の制御信号Ｓ２と、上記切換回路４４の制
御信号Ｓ３とを後述の如く生する。切換スイツチ
５０は、２チヤンネルデイスクの再生時には
「2ch」側に４チヤンネルデイスクの再生時には
「4ch」側に切換えられる。チヤンネル選択スイ
ツチ５２は、４チヤンネルデイスクの再生時にお
いて任意の１ないし２チヤンネルを指定するスイ
ツチで、先着の１又は２チヤンネルまではオンす
ることができ、２チヤンネルのオン状態で３チヤ
ンネル目を押すとリセツトされるように構成され
ている。

次に、２チヤンネルデイスクを再生する場合の
上記信号処理系の動作を説明する。こ場合は切換
スイツチ５０が「20ch」側にされ、これを受け
て制御回路４８は、制御信号Ｓ１，Ｓ２を共に高
レベル“１”に保ち、アンド回路１６，２２を共
に開状態とし、また制御信号Ｓ３により切換回路
４４を入力端子１２とラツチ回路２４，２６のク
ロツク入力CKとを直結する状態にする。

上記の状態にて、２チヤンネルデイスクから読
出された信号に上述の前処理が加えられ、その結
果得られた第２図（ｄ）に示すサンプリングパル
ス（周波数f_S）が入力端子１２からラツチ回路２
４，２６のクロツク入力CKに供給され、また同
図（ｅ）に示す１サンプリング周期中にＡ、Ｂの
２チヤンネルのサンプルデータ（各16ビツト）が
入力端子１４からシフトレジスタ２０のデータ入
力INに供給され、また図示していないが周波数f_I
＝32f_Sなるクロツク信号が入力端子１０からシフ
トレジスタ１８，２０のクロツク入力CKに供給
される。

従つて、シフトレジスタ１８の16個の並列出力
にA0サンプルデータの16ビツトが得られ、同時
にシフトレジスタ２０の16個の並列出力にB₀サ
ンプルデータの16ビツトが得られる瞬間に、ラツ
チ回路２４，２６にサンプリングパルス（ｄ）が
加えられ、ラツチ回路２４，２６にそれぞれA0
サンプルおよびB0サンプルがラツチされる。同
様にして、ラツチ回路２４，２６には順次それぞ
れA0、A1、A2……およびB0、B1、B2、……の
サンプルデータがサンプリングパルス（ｄ）によ
つてラツチされる。

第２図（ｆ）にラツチ回路２４のラツチされる
サンプルデータのラツチ期間を示し、同図（ｈ）
にはラツチ回路２６にラツチされるサンプルデー
タのラツチ期間を示す。ラツチ回路２４，２６の
各１６個の出力はそれぞれＤ／Ａコンバータ２
８，３０に入力され、サンプルデータの16ビツト
の情報に応じてＤ／Ａ変換される。第２図（ｇ）
のａはサンプルデータA0、A1、A2……に対応し
たＤ／Ａコンバータ２８の出力を示す。このＤ／
Ａコンバータ２８の出力はサンプルホールド回路
３２でサンプルホールドされた後、ローパスフイ
ルタ３６によつて不要成分を除去され、同図
（ｇ）のｂに示すごときオーデイオ信号がチヤン
ネルの出力端子４０から取出される。同様に、
Ｄ／Ａコンバータ３０の出力もサンプルホールド
回路３４およびローパスフイルタ３８を経て、サ
ンプルデータB0、B1、B2……に対応したオーデ
イオ信号としてチヤンネルの出力端子４２から
取出される。

次に、４チヤンネルデイスクを再生する場合に
ついて述べる。この場合、サンプリングパルス入
力端子１２には第４図（ｉ）に示すサンプリング
パルスがデータ入力端子１４には第４図（ｊ）に
示すデータ信号が、またクロツク信号入力端子１
０には図示していないクロツク信号がそれぞれ印
加される。ここで、（ｉ）のサンプリングパルス
の周波数は２チヤンネルデイスクの再生時と同じ
くf_Sであり、クロツク信号およびデータ信号の転
送速度が前述したように２倍となつている。つま
り、４チヤンネルデイスク再生時には、データ信
号は１サンプリング周期に64ビツト存在する。

まず、４チヤンネルデイスクから任意の１チヤ
ンネルを選択して再生する場合について述べる。
この場合、４チヤンネル再生なので切換スイツチ
５０は「4ch」側に切換えられ、これにより制御
回路４８はチヤンネルに選択スイツチ５２の選択
状態に応じて動作するようになる。

ここで、選択スイツチ５２中のＡ、Ｂ、Ｃ、Ｄ
のスイツチのうちＡを押すと、制御信号Ｓ１およ
びＳ２が第４図（ｋ）示すごとく変化してシフト
レジスタ１８，２０に対するクロツク入力および
データ入力をサンプリングパルス同期して断続さ
せ（なお制御信号Ｓ３は２チヤンネル再生の場合
と同様に切換回路４４を入力端子１側に接続させ
る）、の結果Ａチヤンネルのみが再生される。つ
まり、制御信号Ｓ１は各サンプリング周期のＡお
よびＢチヤンネルのサンプルデータに対応した期
間（ＡおよびＢチヤンネル期間という）のみ高レ
ベル“１”となり、その期間の32ビツト分のクロ
ツク信号がシフトレジスタ１８，２０に入力さ
れ、また制御信号S2は各サンプリング周期のＡ
チヤンネルのサンプルデータに対応した期間（Ａ
チヤンネル期間という）のみ高レベル“１”とな
り、その期間のＡチヤンネルの16ビツトのサンプ
ルデータがシフトレジスタ２０に入力される。従
つて、シフトレジスタ１８の16個の並列出力には
A0サンプルの16ビツトが得られ、シフトレジス
タ２０の16個の並列出力にはデータが入力されな
いままシフトされるので全て“０”のデータが得
られる。このシフトレジスタ１８，２０の並列出
力はサンプリングパルス（ｉ）によつてラツチ回
路２４，２６にラツチされる。ラツチ回路２４，
２６の出力はそれぞれＤ／Ａコンバータ２８，３
０に加えられ、前述と同様の手順によりチヤンネ
ルの出力端子４０にはＡチヤンネルのオーデイ
オ信号が得られる。また、チヤンネルの出力端
子４２にはオーデイオ出力はなく無音の状態であ
る。これはデータ記録の際のＡ／Ｄ変換時に、２
’コンプリメンタリ法で変換すれば、再生の際の
Ｄ／Ａ変換時に、オール“０”入力に対するアナ
ログ出力も零であることによる。

チヤンネル選択スイツチ５２によりＢチヤンネ
ルのみを選択した場合、制御信号Ｓ１，Ｓ２は第
４図（ｌ）に示すように変化し（切換回路４４は
変化しない）、Ａチヤンネルの場合と同様な動作
により、チヤンネルの出力端子４０にＢチヤン
ネルのオーデイオ信号が得られ、チヤンネルの
出力端子４２は無信号状態となる。また同様に、
Ｃチヤンネルのみを選択した場合には、第４図
（ｍ）に示すように制御信号Ｓ１，Ｓ２が変化し
（切換回路４４は変化しない）、チヤンネルの出
力端子４０にＣチヤンネルのオーデイオ信号が得
られ、チヤンネルの出力端子４２は無信号状態
となる。

また、選択スイツチ５２によりＤチヤンネルの
みを選択した場合には、第４図（ｎ）に示すよう
に、制御信号Ｓ２はＤチヤンネルの期間でのみ
“１”となり、制御信号Ｓ２はＤチヤンネル期間
と次の周期のＡチヤンネル期間に渡つて”１”と
なる。またこの場合、制御信号Ｓ３が反転し、切
換回路４４が遅延回路４６の出力側に切換わる。
すると第４図（ｏ）に示すうに、サンプリングパ
ルス（ｉ）が遅延回路４６により１サンプル分
（1/4周期）だけ遅延され、ラツチ回路２４，２６
のクロツク入力CKに加えられる。その結果上記
と同様に、チヤンネルの出力端子４０にはＤチ
ヤンネルのオーデイオ信号が得られ、チヤンネル
の出力端子４２は無信号状態となる。

上記のごとく、１チヤンネルのみを選択した場
合に、シフトレジスタ１８，２０に１サンプル分
の16ビツトのデータ入力に対して32ビツトのクロ
ツク入力を加えるのは、選択チヤンネルの出力が
常にチヤンネルの出力端子４０に生じ、チヤン
ネルの出力端子４２を無信号出力状態にするた
めであり、一部サンプリングパルスの遅延させる
のも同様の理由である。この結果、オーデイオ信
号を生じさせないようにするための特別のミユー
テイング回路を必要としない。なお、制御信号Ｓ
３により切換回路４４を遅延回路４６の出力側に
切換えられるのは、上述のＤチヤンネルのみを選
択した場合だけである。

次に、４チヤンネルデイスクから任意の２チヤ
ンネルを選択する場合について述べる。Ａ、Ｂ、
Ｃ、Ｄの４チヤンネルから２チヤンネル選択する
組合せは、AB、AC、AD、BC、BD、CDの６
通りである。まずABの２チヤンネルを選択する
場合について説明する。選択スイツチ１８のＡお
よびＢのスイツチを押すと、これを受けて制御回
路４８から出力される制御信号Ｓ１，Ｓ２は共に
第４図（ｐ）に示すように、各サンプリング周期
のＡおよびＢチヤンネル期間み“１”となる。な
お切換回路４４は入力端子１側につながつてい
る。従つて、シフトレジスタ２０のデータ入力
INにはデータ信号のA0、B0のサンプルデータの
32ビツトが入力され、またシフトレジスタ１８，
２０の７クロツク入力CKにはA0、B0のサンプ
ルデータの32ビツトに対応したクロツク信号が入
力され、シフトレジスタ１８，２０の各16個の並
列出力にはそれぞれA0サンプルの16ビツトおよ
びB0サンプルの16ビツトが得られ、この並列出
力はラツチ回路２４，２６にサンプリングパルス
（ｉ）によつてラツチされ、以上上述の手順によ
りチヤンネルの出力端子４０にはＡチヤンネル
のオーデイオ信号が再生され、チヤンネルの出
力端子４２にはＢチヤンネルのオーデイオ信号が
再生される。

同様に、AC、AD、BC、BD、CDの各２チヤ
ンネルの組合せの選択を行なつた場合には、制御
回路４８からの制御信号Ｓ１，Ｓ２はそれぞれ第
４図の（ｑ）、（ｒ）、（Ｓ）、（ｔ）、（ｕ）のごと
く
変化する。つまり、制御信号Ｓ１，Ｓ２は共に各
サンプリング周期の選択された２つのチヤンネル
期間で“１”となる。なお切換回路４４は入力端
子１側につながる。その結果、シフトレジスタ１
８，２０には選択された２つのチヤンネルのサン
プルデータが逐次得られ、サンプリングパルス
（ｉ）によつてラツチ回路２４，２６にラツチさ
れ、Ｄ／Ａコンバータ２８，３０に加えられ、チ
ヤンネル、の出力端子４０，４２に選択され
た２つのチヤンネルのオーデイオ信号が得られる
のである。なおこの場合、チヤンネルの出力端
子４０には選択された２チヤンネルのうち、常に
アルフアベツトの順番の早い方のチヤンネルの出
力が得られる。

以上詳細に説明したように、本発明によれば、
Ｄ／Ａ変換系が２チヤンネル分しかないPCM再
生装置に選択スイツチと簡単な制御回路を付加す
るだけ、４チヤンネル記録媒体から任意の１ない
し２チヤンネルの信号を再生することができる。

なお、以上PCMオーデイオデイスクの再生装
置について説明したが、本発明は他のPCM記録
媒体を扱う再生装置にも適用でき、また録音機能
を備える録音再生装置にも勿論適用できる。

【図面の簡単な説明】

第１図は２チヤンネルおよび４チヤンネルの
PCMのデータ信号波形図、第２図は２チヤンネ
ル再生時のＤ／Ａ変換の動作を説明する信号波形
図、第３図は本発明の実施例のブロツク図、第４
図は第３図の装置の動作を説明するための信号波
形図である。 図において１０はクロツク信号入力端子、１２
はサンプリングパルス入力端子、１４はデータ信
号入力端子、１８および２０はシフトレジスタ、
２４および２６はラツチ回路、２８および３０は
Ｄ／Ａコンバータ、３２および３４はサンプルホ
ールド回路、３６および３８はローパスフイル
タ、４０および４２は出力端子、４４は切換回
路、４６は遅延回路、４８は制御回路、５２はチ
ヤンネル選択スイツチである。

Claims (1)

1. 【特許請求の範囲】 １ サンプリング周期中に２チヤンネルのPCM
   オーデイオ信号のサンプルデータが記録されてい
   る２チヤンネル記録媒体及び１サンプリング周期
   中に４チヤンネルのPCMオーデイオ信号のサン
   プルデータが記録されている４チヤンネル記録媒
   体からオーデイオ信号を再生するPCM再生装置
   であつて、 上記記録媒体から再生されるPCMオーデイオ
   信号の２チヤンネル分のサンプルデータを順次記
   憶する記憶手段と、 この記憶手段に順次記憶された２チヤンネル分
   のサンプルデータをＤ／Ａ変換し２チヤンネルの
   オーデイオ信号を出力する出力手段と、 ４チヤンネル記録媒体の再生時において任意の
   １乃至２チヤンネルを指定するチヤンネル選択ス
   イツチと、 このチヤンネル選択スイツチの選択状態に応
   じ、上記２チヤンネル分のサンプルデータを記憶
   する記憶手段に入力するサンプルデータ及びクロ
   ツク信号をサンプリング周期を決定するサンプリ
   ングパルスに同期して断続させる制御手段と、を
   有し、この制御手段が、 上記２チヤンネル記録媒体を再生する際には、
   上記２チヤンネル分のサンプルデータを記憶する
   記憶手段にサンプルデータ及びクロツク信号を常
   時入力するように断続制御し、かつ 上記４チヤンネル記録媒体を再生する際には、
   上記２チヤンネル分のサンプルデータを記憶する
   記憶手段に４チヤンネルの内の前記チヤンネル選
   択スイツチにて指定された１乃至２チヤンネルの
   サンプルデータを順次入力するように断続制御
   し、 ２及び４チヤンネルデイスクを再生し得ること
   を特徴とするPCM再生装置。