JPH0265128A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0265128A
JPH0265128A JP21609988A JP21609988A JPH0265128A JP H0265128 A JPH0265128 A JP H0265128A JP 21609988 A JP21609988 A JP 21609988A JP 21609988 A JP21609988 A JP 21609988A JP H0265128 A JPH0265128 A JP H0265128A
Authority
JP
Japan
Prior art keywords
film
gate electrode
forming
semiconductor substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21609988A
Other languages
Japanese (ja)
Inventor
Hirobumi Sumi
博文 角
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21609988A priority Critical patent/JPH0265128A/en
Publication of JPH0265128A publication Critical patent/JPH0265128A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form a metallic silicide film in self alignment on a projection and on a substrate on both sides of it by forming the inversely tapered projection on the semiconductor substrate, and forming a metallic film on the whole face of the substrate, and injecting energy beams into the surface so as to silicify it. CONSTITUTION:A field insulating film 2 is selectively formed on the surface of a semiconductor substrate 1 such as P type Si, etc. A gate insulating film 3 is formed on the surface of an active region. After forming a polycrystalline Si film where impurity is doped into the whole face, the Si film and the insulating film 3 are etched and patterned so as to form an inversely tapered gate electrode 4. With the electrode 4 as a mask, the ions of n-type impurity are implanted so as to form n-type source region 5 and drain region 6. next, the metal such as Ti, Co, Ni, or the like is deposited vertically on the surface so as to form a metallic film 7. Next, a laser beam B is applied vertically to the surface so as to form metallic silicide films 8a-8c only on the gate electrode 4 and the regions 5 and 6 separately from each other in self alignment.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、半導体
上に金属シリサイド膜を選択的に形成する場合に用いて
有効な技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a technique effective for selectively forming a metal silicide film on a semiconductor.

〔発明の概要] 本発明は、半導体基板に逆テーパー状の凸部を形成する
工程と、上記凸部を含む上記半導体基板の全面に金属膜
を形成する工程と、上記半導体基板の表面に対してほぼ
垂直な方向から上記半導体基板にエネルギービームを照
射することにより上記金属膜をシリサイド化する工程と
を有する。これによって、凸部の側面に絶縁物から成る
側壁を形成することなく、この凸部及びその両側におけ
る半導体基板の上に金属シリサイド膜を互いに分離して
自己整合的に形成することができる。
[Summary of the Invention] The present invention includes a step of forming an inversely tapered convex portion on a semiconductor substrate, a step of forming a metal film on the entire surface of the semiconductor substrate including the convex portion, and a step of forming a metal film on the entire surface of the semiconductor substrate including the convex portion. and siliciding the metal film by irradiating the semiconductor substrate with an energy beam from a substantially perpendicular direction. As a result, metal silicide films can be formed on the protrusion and the semiconductor substrate on both sides of the protrusion in a self-aligned manner, separated from each other, without forming side walls made of an insulator on the side surfaces of the protrusion.

〔従来の技術〕[Conventional technology]

S A L I CI D E (Self−alig
ned 5ilicide)技術は、拡散層やゲート電
極の上に金属シリサイド膜を自己整合的に形成してこれ
らの拡散層やゲート電極のシート抵抗の低減を図る技術
である。
S A L I C D E (Self-alig
The ned5ilicide technology is a technology in which a metal silicide film is formed on a diffusion layer or gate electrode in a self-aligned manner to reduce the sheet resistance of the diffusion layer or gate electrode.

従来、この5ALICIDEを用いたMO3LSIは、
例えば第3図A〜第3図已に示すような方法により製造
されていた。すなわち、第3図Aに示すように、まず例
えばp型シリコン(Si )基板のような半導体基板1
01の表面にフィールド絶縁膜102を選択的に形成し
て素子間分離を行った後、このフィールド絶縁膜102
で囲まれた活性領域の表面にゲート絶縁膜103を形成
する。
Conventionally, MO3LSI using this 5ALICIDE,
For example, it has been manufactured by a method as shown in FIGS. 3A to 3B. That is, as shown in FIG. 3A, first, a semiconductor substrate 1, such as a p-type silicon (Si) substrate, is
After selectively forming a field insulating film 102 on the surface of 01 to perform isolation between elements, this field insulating film 102
A gate insulating film 103 is formed on the surface of the active region surrounded by.

次に、全面に例えば不純物をドープした多結晶Si膜を
形成した後、これらの多結晶Si膜及びゲート絶縁膜1
03をエツチングにより所定形状にパターンニングする
。これによって、ゲート電極104が形成される。この
後、このゲート電極104をマスクとして半導体基板1
01中にn型不純物を低濃度にイオン注入することによ
り、例えばn型のソース領域105及びドレイン領域1
06をゲート電極104に対して自己整合的に形成する
Next, after forming a polycrystalline Si film doped with impurities, for example, on the entire surface, these polycrystalline Si films and the gate insulating film 1
03 is patterned into a predetermined shape by etching. As a result, gate electrode 104 is formed. Thereafter, using this gate electrode 104 as a mask, the semiconductor substrate 1
By ion-implanting n-type impurities at a low concentration into 01, for example, the n-type source region 105 and drain region 1
06 is formed in a self-aligned manner with respect to the gate electrode 104.

次に、例えばCVD法により全面に例えば5iOz膜の
ような絶縁膜を形成した後、例えば反応性イオンエツチ
ング(RIE)法によりこの絶縁膜を基板表面と垂直方
向に異方性エツチングして、第3図Bに示すように、絶
縁物から成る側壁(サイドウオールスペーサ)107を
形成する。
Next, an insulating film such as a 5iOz film is formed on the entire surface by, for example, CVD, and then this insulating film is anisotropically etched in a direction perpendicular to the substrate surface by, for example, reactive ion etching (RIE). As shown in FIG. 3B, side walls (side wall spacers) 107 made of an insulating material are formed.

次に第3図Cに示すように、全面に例えばチタン(Tl
)膜108を形成する。
Next, as shown in FIG. 3C, the entire surface is made of, for example, titanium (Tl).
) forming a film 108;

次に、例えばs o o ’c程度の温度でアニールを
行うことにより、Ti膜108とこのTi膜108が直
接接しているゲート電極104、ソース領域105及び
ドレイン領域106とを反応させる。これによって、こ
れらのゲート電極104、ソース領域105及びドレイ
ン領域106の上のTi膜108がシリサイド化される
。この結果、第3図りに示すように、ゲート電極104
、ソース領域105及びドレイン領域106の上にそれ
ぞれチタンシリサイド(TiSiz )膜109a、1
09b、109Cが形成される。
Next, the Ti film 108 is reacted with the gate electrode 104, the source region 105, and the drain region 106, which are in direct contact with the Ti film 108, by performing annealing at a temperature of, for example, about SO'C. As a result, the Ti film 108 on the gate electrode 104, source region 105, and drain region 106 is silicided. As a result, as shown in the third diagram, the gate electrode 104
, titanium silicide (TiSiz) films 109a and 1 are formed on the source region 105 and drain region 106, respectively.
09b and 109C are formed.

この後、未反応のTi膜108をエツチング除去して第
3図Eに示す状態とする。
Thereafter, the unreacted Ti film 108 is removed by etching to obtain the state shown in FIG. 3E.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述の従来のMO3LSIの製造方法においては、絶縁
物から成る側壁107をゲート電極104の両側面に形
成することにより、TiSi2膜によるゲート電極10
4とソース領域105及びドレイン領域106との短絡
を防止している。しかし、この側壁107を形成するた
めには、上述のように絶縁膜の形成及びこの絶縁膜のエ
ツチングの二つの工程が必要であり、LSIの製造工程
が複雑であった。
In the conventional MO3LSI manufacturing method described above, by forming the sidewalls 107 made of an insulator on both sides of the gate electrode 104, the gate electrode 10 made of a TiSi2 film is formed.
4 and the source region 105 and drain region 106 are prevented from shorting. However, in order to form this sidewall 107, two steps of forming an insulating film and etching this insulating film are required as described above, making the LSI manufacturing process complicated.

従って本発明の目的は、ゲート電極等の凸部の側面に絶
縁物から成る側壁を形成することなく、この凸部及びそ
の両側における半導体基板の上に金属シリサイド膜を互
いに分離して自己整合的に形成することができる半導体
装置の製造方法を提供することにある。
Therefore, an object of the present invention is to separate metal silicide films from each other on the protrusion and the semiconductor substrate on both sides of the protrusion, without forming sidewalls made of an insulator on the side surfaces of the protrusion such as the gate electrode, thereby forming a self-aligned structure. An object of the present invention is to provide a method for manufacturing a semiconductor device that can be formed in a manner similar to that described above.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題を解決するため、本発明は、半導体基板(1)
に逆テーパー状の凸部(4)を形成する工程と、凸部(
4)を含む半導体基板(1)の全面に金属膜(7)を形
成する工程と、半導体基板(1)の表面に対してほぼ垂
直な方向から半導体基板(1)にエネルギービーム(B
)を照射することにより金属膜(7)をシリサイド化す
る工程とを有する。
In order to solve the above problems, the present invention provides a semiconductor substrate (1)
a step of forming an inverted tapered convex portion (4) on the convex portion (4);
4) and the step of forming a metal film (7) on the entire surface of the semiconductor substrate (1) including
) to silicide the metal film (7).

上記凸部(4)は、半導体基板(1)上に形成されたゲ
ート電極や、半導体基板(1)を選択エツチングするこ
とにより形成されたものであってよい。
The convex portion (4) may be formed by a gate electrode formed on the semiconductor substrate (1) or by selectively etching the semiconductor substrate (1).

上記エネルギービームとしては、レーザービーム、電子
ビーム、イオンビーム等を用いることができる。
As the energy beam, a laser beam, an electron beam, an ion beam, etc. can be used.

〔作用〕[Effect]

上記した手段によれば、凸部(4)が逆テーパー状とな
っているので、エネルギービーム(B)の照射方向から
見てこの凸部(4)の上面の影となる部分の金属膜(7
)にはこのエネルギービーム(B)が照射されない。こ
のエネルギービーム(B)が照射されない部分の金属膜
(7)はシリサイド化されず、従ってこの部分には金属
シリサイド膜は形成されない。これによって、凸部(4
)の側面に絶縁物から成る側壁を形成することなく、こ
の凸部(4)及びその両側における半導体装置(1)の
上に金属シリサイド膜(8a、8b、8C)を互いに分
離して自己整合的に形成することができる。
According to the above-mentioned means, since the convex portion (4) has a reverse tapered shape, the metal film ( 7
) is not irradiated with this energy beam (B). The portion of the metal film (7) that is not irradiated with this energy beam (B) is not silicided, and therefore no metal silicide film is formed in this portion. As a result, the convex portion (4
) The metal silicide films (8a, 8b, 8C) are separated from each other and self-aligned on the convex portion (4) and the semiconductor device (1) on both sides thereof without forming a side wall made of an insulator on the side surface of the convex portion (4). It can be formed as follows.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、5ALICIDEを用いたMO
3LSIの製造に本発明を適用した実施例である。
An embodiment of the present invention will be described below with reference to the drawings. This example uses MO using 5ALICIDE.
This is an example in which the present invention is applied to the manufacture of 3LSI.

第1図A〜第1図Eは、本発明の一実施例によるMO3
LSIの製造方法を工程順に示す。
FIGS. 1A to 1E show MO3 according to an embodiment of the present invention.
A method for manufacturing an LSI will be shown in order of steps.

本実施例においては、第1図Aに示すように、まず例え
ばp型St基板のような半導体基板1の表面に例えばS
iO□膜のようなフィールド絶縁膜2を例えば熱酸化に
より選択的に形成して素子間分離を行った後、このフィ
ールド絶縁膜2で囲まれた活性領域の表面に例えば熱酸
化により例えばStO□膜のようなゲート絶縁膜3を形
成する。次に、例えばCVD法により全面に例えば不純
物をドープした多結晶Si膜を形成した後、これらの多
結晶Si膜及びゲート絶縁膜3をエツチングにより所定
形状にパターンニングする。これによって、ゲート電極
4が形成される。この際、エツチングのマスクとして用
いるレジストの断面形状やエツチング条件を選択して、
ゲート電極4の断面形状が逆テーパー状となるようにす
る。この後、このゲート電極4をマスクとして半導体基
板1中に例えばヒ素(As)やリン(P)のようなn型
不純物を低濃度にイオン注入する。これによって、例え
ばn型のソース領域5及びドレイン領域6がゲート電極
4に対して自己整合的に形成される。これらのゲート電
極4、ソース領域5及びドレイン領域6により、nチャ
ネルMOS F ETが構成される。
In this embodiment, as shown in FIG. 1A, first, for example, S is applied to the surface of a semiconductor substrate 1 such as a p-type St substrate.
After selectively forming a field insulating film 2 such as an iO□ film by, for example, thermal oxidation to provide isolation between elements, for example, StO□ is formed on the surface of the active region surrounded by this field insulating film 2 by, for example, thermal oxidation. A gate insulating film 3 like a film is formed. Next, a polycrystalline Si film doped with impurities is formed over the entire surface by, for example, the CVD method, and then the polycrystalline Si film and the gate insulating film 3 are patterned into a predetermined shape by etching. As a result, gate electrode 4 is formed. At this time, select the cross-sectional shape of the resist used as an etching mask and the etching conditions.
The cross-sectional shape of the gate electrode 4 is made to have an inversely tapered shape. Thereafter, using the gate electrode 4 as a mask, n-type impurities such as arsenic (As) and phosphorus (P) are ion-implanted into the semiconductor substrate 1 at a low concentration. As a result, for example, an n-type source region 5 and drain region 6 are formed in a self-aligned manner with respect to the gate electrode 4. These gate electrode 4, source region 5, and drain region 6 constitute an n-channel MOS FET.

次に第1図Bに示すように、例えば蒸着により全面にT
i1コバルト(co)、ニッケル(Ni )等の金属膜
7を形成する。この場合、ゲート電極4の両側面に金属
膜7が形成されるのを防止するため、この蒸着は基板表
面に対して垂直な方向から行うのが好ましい。上述のよ
うにゲート電極4は逆テーパー状となっているので、こ
のように基板表面に対して垂直な方向から蒸着を行った
場合には、このゲート電極4の側面は蒸着方向で見てこ
のゲート電極4の上面の影となり、従ってこのゲート電
極4の側面には金属膜7は形成されない。次に、この状
態において所定の照射エネルギー密度で例えばレーザー
ビームBを基板表面と垂直な方向から全面に照射する。
Next, as shown in FIG. 1B, T is applied to the entire surface by, for example, vapor deposition.
i1 A metal film 7 of cobalt (co), nickel (Ni), etc. is formed. In this case, in order to prevent the metal film 7 from being formed on both sides of the gate electrode 4, this vapor deposition is preferably performed in a direction perpendicular to the substrate surface. As mentioned above, the gate electrode 4 has a reverse tapered shape, so when vapor deposition is performed from a direction perpendicular to the substrate surface, the side surface of the gate electrode 4 is shaped like this when viewed in the vapor deposition direction. The metal film 7 is shadowed by the upper surface of the gate electrode 4, so that the metal film 7 is not formed on the side surfaces of the gate electrode 4. Next, in this state, the entire surface of the substrate is irradiated with, for example, a laser beam B at a predetermined irradiation energy density from a direction perpendicular to the substrate surface.

このレーザービームBとしては、例えばXeClエキシ
マ−レーザーによるパルスレーザ−ビーム(波長308
 nm)を用いることができる。このレーザービームB
の照射によって、金属膜7やゲート電極4、ソース領域
5及びドレイン領域6の表面層が局所的に高温に加熱さ
れる。
As this laser beam B, for example, a pulsed laser beam (wavelength 308
nm) can be used. This laser beam B
By this irradiation, the surface layers of the metal film 7, gate electrode 4, source region 5, and drain region 6 are locally heated to a high temperature.

これによって、金属膜7とこの金属膜7が直接接してい
るゲート電極4、ソース領域5及びドレイン領域6とが
反応して、これらのゲート電極4、ソース領域5及びド
レイン領域6の上の金属膜7がシリサイド化される。こ
の場合、ゲート電極4が逆テーパー状となっているので
、レーザービームBの照射方向から見てこのゲート電極
4の上面の影となる部分、すなわちこのゲート電極4の
最下部の近傍の部分の金属膜7はシリサイド化されない
。この結果、第1図Cに示すように、ゲート電極4、ソ
ース領域5及びドレイン領域6の上にのみ例えばTtS
i2膜のような金属シリサイド膜8a、8b、8cが互
いに分離して自己整合的に形成される。これらの金属シ
リサイド膜8a、8b、8cにより、ゲート電極4、ソ
ース領域6及びドレイン領域7のシート抵抗の低減を図
ることができる。特に、金属シリサイドの中でも最も抵
抗の低いTi5izの膜を上述の金属シリサイド膜8a
As a result, the metal film 7 and the gate electrode 4, source region 5, and drain region 6 that are in direct contact with the metal film 7 react, and the metal on these gate electrode 4, source region 5, and drain region 6 reacts. The film 7 is silicided. In this case, since the gate electrode 4 has a reverse tapered shape, the portion of the upper surface of the gate electrode 4 that is in the shadow when viewed from the irradiation direction of the laser beam B, that is, the portion near the bottom of the gate electrode 4. Metal film 7 is not silicided. As a result, as shown in FIG.
Metal silicide films 8a, 8b, and 8c such as i2 films are formed separated from each other in a self-aligned manner. These metal silicide films 8a, 8b, and 8c can reduce the sheet resistance of the gate electrode 4, source region 6, and drain region 7. In particular, a film of Ti5iz, which has the lowest resistance among metal silicides, is used as the metal silicide film 8a.
.

8b、8cとして用いた場合には、シート抵抗の低減の
効果は大きい。これによって、上述のようにソース領域
6及びドレイン領域7を低不純物濃度としてもFETの
動作速度の低下が生じない。
When used as 8b or 8c, the effect of reducing sheet resistance is large. As a result, even if the source region 6 and drain region 7 are doped at low impurity concentrations as described above, the operating speed of the FET does not decrease.

次に、未反応の金属膜7をエツチング除去して第1図り
に示す状態とする。
Next, the unreacted metal film 7 is removed by etching to obtain the state shown in the first diagram.

次に第1図已に示すように、例えばCVD法により全面
に例えばリンシリケートガラス(PSG)膜やSiO□
膜のような眉間絶縁膜9を形成した後、この眉間絶縁膜
9の所定部分をエッチング除去してコンタクトホール9
a、9b、9Cを形成する。次に、例えばスパッタや蒸
着により例えばAt膜を全面に形成した後、このAt膜
をエツチングにより所定形状にパターンニングしてそれ
ぞれゲート、ソース及びドレイン用の配線10.11.
12を形成し、これによって目的とするMO3LSlを
完成させる。
Next, as shown in Figure 1, for example, a phosphosilicate glass (PSG) film or SiO
After forming the glabellar insulating film 9 like a film, a predetermined portion of the glabellar insulating film 9 is removed by etching to form a contact hole 9.
a, 9b, and 9C are formed. Next, for example, an At film is formed on the entire surface by sputtering or vapor deposition, and then this At film is patterned into a predetermined shape by etching to form wiring lines 10, 11, for gate, source, and drain, respectively.
12 is formed, thereby completing the target MO3LS1.

以上のように、この実施例によれば、逆テーパー状のゲ
ート電極4を形成した後、全面に金属膜7を形成し、そ
の後レーザービームBを基板表面に対して垂直な方向か
ら照射することによりこの金属膜7のシリサイド化を行
っているので、ゲート電極4、ソース領域5及びドレイ
ン領域6の上に金属シリサイド膜8a、8b、8cを互
いに分離して自己整合的に形成することができる。これ
によって、金属シリサイド膜によるゲート電極4とソー
ス領域5及びドレイン領域6との短絡を防止することが
できる。しかもこの場合、従来のようにゲート電極4の
側面に絶縁物から成る側壁を形成する必要がないので、
この側壁の形成のために必要な絶縁膜の形成及びその後
のエツチングの二つの工程が不要となり、従ってMO3
LSIの製造工程を簡略化することができる。これによ
って、MO3LSIの製造コストの低減を図ることがで
きる。
As described above, according to this embodiment, after forming the reverse tapered gate electrode 4, the metal film 7 is formed on the entire surface, and then the laser beam B is irradiated from the direction perpendicular to the substrate surface. Since this metal film 7 is silicided, metal silicide films 8a, 8b, and 8c can be formed on the gate electrode 4, source region 5, and drain region 6 in a self-aligned manner, separated from each other. . This can prevent short circuits between the gate electrode 4 and the source region 5 and drain region 6 due to the metal silicide film. Moreover, in this case, there is no need to form side walls made of an insulator on the side surfaces of the gate electrode 4 as in the conventional case.
The two steps of forming an insulating film and subsequent etching, which are necessary for forming this sidewall, are no longer necessary, and therefore MO3
The LSI manufacturing process can be simplified. Thereby, it is possible to reduce the manufacturing cost of MO3LSI.

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づ(各種の変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications are possible based on the technical idea of the present invention.

例えば、上述の実施例においては、レーザービームBを
全面に照射しているが、ゲート電極4、ソース領域5及
びドレイン領域6の部分に選択的にレーザービームBを
照射してもよい。また、上述の実施例においては、ソー
ス領域5及びドレイン領域6を低不純物濃度としている
が、必ずしもこのように低不純物濃度とする必要はなく
、必要に応じて不純物濃度をより高くしてもよい。さら
に、上述の実施例においては、ソース領域5及びドレイ
ン領域6を形成するためのイオン注入を基板表面に対し
て垂直な方向から行っているため、これらのソース領域
5及びドレイン領域6はゲート電極4に対してわずかに
オフセットしているが、これは上述のイオン注入を基板
表面に対して斜めの方向から行うことにより防止するこ
とが可能である。
For example, in the above embodiment, the entire surface is irradiated with the laser beam B, but the gate electrode 4, the source region 5, and the drain region 6 may be selectively irradiated with the laser beam B. Further, in the above embodiment, the source region 5 and the drain region 6 have a low impurity concentration, but it is not necessary to have such a low impurity concentration, and the impurity concentration may be higher if necessary. . Furthermore, in the above-described embodiment, since the ion implantation for forming the source region 5 and drain region 6 is performed in a direction perpendicular to the substrate surface, these source region 5 and drain region 6 are connected to the gate electrode. 4, but this can be prevented by performing the above-mentioned ion implantation from a direction oblique to the substrate surface.

また、上述の実施例においては、本発明をMO3LST
に適用した場合について説明したが、本発明は、例えば
バイポーラLSIやバイポーラCMO3LSIのような
MO3LSI以外の半導体集積回路装置、さらにはその
他の半導体装置の製造に適用することが可能である。
In addition, in the above-mentioned embodiment, the present invention is applied to MO3LST.
Although the present invention has been described for the case where it is applied to, for example, the present invention can be applied to the manufacture of semiconductor integrated circuit devices other than MO3LSI, such as bipolar LSI and bipolar CMO3LSI, as well as other semiconductor devices.

第2図は、パーミアブルベーストランジスタ(PBT)
の製造に本発明を適用した例を示す。
Figure 2 shows a permable base transistor (PBT)
An example in which the present invention is applied to the production of

第2図に示すように、このパーミアブルベーストランジ
スタにおいては、例えばn型Si基板のような半導体基
板21に逆テーパー状の凸部21aが形成されている。
As shown in FIG. 2, in this permable base transistor, an inversely tapered convex portion 21a is formed on a semiconductor substrate 21, such as an n-type Si substrate.

符号22は例えばn゛型の半導体領域から成るカソード
領域を示す。凸部21a及びその両側における半導体基
板21の部分(グリッド領域)の上にはそれぞれ例えば
NtSiz膜のような金属シリサイド膜23a、23b
が形成されている。ここで、この金属シリサイド膜23
aはカソード領域22とオーミックコンタクトしている
。また、金属シリサイド膜23bはグリッドを形成し、
半導体基板21とショットキー接合を形成している。符
号24は眉間絶縁膜を示し、この眉間絶縁膜24に形成
されたコンタクトホール24a、24bを通じてそれぞ
れ例えばAIから成るカソード電極25及びグリッド電
極26が形成されている。一方、半導体基板21の裏面
には、例えばn′″型の半導体領域から成るアノード領
域27、例えばTiSi、 [9のような金属シリサイ
ド膜28及び例えばAIから成るアノード電極29が形
成されている。
Reference numeral 22 indicates a cathode region made of, for example, an n-type semiconductor region. Metal silicide films 23a and 23b, such as NtSiz films, are respectively formed on the convex portion 21a and the portions (grid regions) of the semiconductor substrate 21 on both sides thereof.
is formed. Here, this metal silicide film 23
a is in ohmic contact with the cathode region 22. Further, the metal silicide film 23b forms a grid,
A Schottky junction is formed with the semiconductor substrate 21. Reference numeral 24 indicates a glabellar insulating film, and a cathode electrode 25 and a grid electrode 26 made of, for example, AI are formed through contact holes 24a and 24b formed in this glabellar insulating film 24, respectively. On the other hand, on the back surface of the semiconductor substrate 21, an anode region 27 made of, for example, an n''' type semiconductor region, a metal silicide film 28 such as TiSi, [9], and an anode electrode 29 made of, for example, AI are formed.

この例においては、凸部21aが逆テーパー状となって
いることにより、この凸部21a及びその両側における
半導体基板21の上に金属シリサイド膜23a、23b
を互いに分離して自己整合的に形成することができ、こ
れによって金属シリサイド膜によるグリッド・カソード
間の短絡を防止することができる。
In this example, since the convex portion 21a has a reverse tapered shape, metal silicide films 23a, 23b are formed on the convex portion 21a and the semiconductor substrate 21 on both sides thereof.
can be formed in a self-aligned manner separated from each other, thereby preventing short circuits between the grid and the cathode due to the metal silicide film.

イン領域、 7:金属膜、 8a、8b、8C:金属シ
リサイド膜、  B;レーザービーム。
In region, 7: Metal film, 8a, 8b, 8C: Metal silicide film, B: Laser beam.

〔発明の効果〕 以上述べたように、本発明によれば、エネルギービーム
の照射方向から見て凸部の上面の影となる部分の金属膜
はシリサイド化されないので、凸部の側面に絶縁物から
成る側壁を形成することな(、この凸部及びその両側に
おける半導体基板の上に金属シリサイド膜を互いに分離
して自己整合的に形成することができる。
[Effects of the Invention] As described above, according to the present invention, the metal film in the shadow part of the upper surface of the convex part when viewed from the irradiation direction of the energy beam is not silicided, so that an insulating material is formed on the side surface of the convex part. The metal silicide films can be formed in a self-aligned manner, separated from each other, on the convex portion and the semiconductor substrate on both sides thereof, without forming side walls consisting of the convex portion and the semiconductor substrate on both sides thereof.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A〜第1図Eは本発明の一実施例によるMO3L
SIの製造方法を工程順に示す断面図、第2図は本発明
の変形例を示す断面図、第3図A〜第3図Eは従来のM
O3LSIの製造方法を示す断面図である。
FIG. 1A to FIG. 1E are MO3Ls according to an embodiment of the present invention.
2 is a cross-sectional view showing a modification of the present invention, and FIGS. 3A to 3E are cross-sectional views showing a method for manufacturing SI in the order of steps.
FIG. 3 is a cross-sectional view showing a method for manufacturing O3LSI.

Claims (1)

【特許請求の範囲】 半導体基板に逆テーパー状の凸部を形成する工程と、 上記凸部を含む上記半導体基板の全面に金属膜を形成す
る工程と、 上記半導体基板の表面に対してほぼ垂直な方向から上記
半導体基板にエネルギービームを照射することにより上
記金属膜をシリサイド化する工程とを有することを特徴
とする半導体装置の製造方法。
[Claims] A step of forming an inverted tapered convex portion on a semiconductor substrate, a step of forming a metal film on the entire surface of the semiconductor substrate including the convex portion, and a step substantially perpendicular to the surface of the semiconductor substrate. A method of manufacturing a semiconductor device, comprising the step of siliciding the metal film by irradiating the semiconductor substrate with an energy beam from a certain direction.
JP21609988A 1988-08-30 1988-08-30 Manufacture of semiconductor device Pending JPH0265128A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21609988A JPH0265128A (en) 1988-08-30 1988-08-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21609988A JPH0265128A (en) 1988-08-30 1988-08-30 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0265128A true JPH0265128A (en) 1990-03-05

Family

ID=16683230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21609988A Pending JPH0265128A (en) 1988-08-30 1988-08-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0265128A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766988A (en) * 1994-05-12 1998-06-16 Lg Semicon Co., Ltd. Fabricating method for a thin film transistor with a negatively sloped gate
US9659775B2 (en) 2015-02-25 2017-05-23 Fuji Electric Co., Ltd. Method for doping impurities, method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766988A (en) * 1994-05-12 1998-06-16 Lg Semicon Co., Ltd. Fabricating method for a thin film transistor with a negatively sloped gate
US9659775B2 (en) 2015-02-25 2017-05-23 Fuji Electric Co., Ltd. Method for doping impurities, method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP2605008B2 (en) Method for manufacturing semiconductor device
JP2857006B2 (en) Self-aligned cobalt silicide on MOS integrated circuits.
JP2860103B2 (en) Semiconductor device manufacturing method
US6365472B1 (en) Semiconductor device and method of manufacturing the same
JPH10284728A (en) Method of manufacturing MOSFET having cobalt silicide film
JP2550235B2 (en) Method of manufacturing semiconductor device having GOLD structure
JP2864518B2 (en) Method for manufacturing semiconductor device
US6245622B1 (en) Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film
JPH11186545A (en) Method of manufacturing semiconductor device having silicide and LDD structure
KR100289372B1 (en) A method of forming polycide
JP3129867B2 (en) Method for manufacturing semiconductor device
JPH0265128A (en) Manufacture of semiconductor device
JPH0581051B2 (en)
JP2910064B2 (en) Method for manufacturing semiconductor device
JPH0831598B2 (en) Method for manufacturing semiconductor device
JPH0547785A (en) Semiconductor device and manufacturing method thereof
US6194298B1 (en) Method of fabricating semiconductor device
JPH02122522A (en) Semiconductor device and manufacture thereof
JPH07263690A (en) Semiconductor device having salicide structure and manufacturing method thereof
JPH0471236A (en) Manufacture of semiconductor device
JPH0127589B2 (en)
JP3346810B2 (en) Semiconductor device and manufacturing method thereof
JP2874885B2 (en) Semiconductor device and manufacturing method thereof
JPH0897420A (en) Semiconductor device and manufacturing method thereof
JPH03191529A (en) Manufacture of semiconductor device