JPH0265376A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイメージセンサ−を用いて画像の読み取りを行
なう画像読取装置に関するものである。

（従来の技術） 従来より、高速画像読み取りに使用されるイメージセン
サとして、ｌラインのイメージセンサにストライブタイ
プの色フィルタを構成して色分解信号を時分割に点順次
で読み出す方式のものが有る。

ここで、上記色分解信号を得るために使用される色フィ
ルタの分光感度特性及びイメージセンサ−自身の分光感
度特性により、低波長域は高波長域と比較して分光感度
特性が悪くなる。従って標準白色板等の基準画像を読み
取った時のイメージセンサ−出力信号は点順次にカラー
バランスのとれたアナログビデオ信号とはならない。そ
こで色分解信号のダイナミックレンジ（Ｓ／Ｎ比）を充
分に確保するためには、アナログビデオ信号処理回路に
おいて各色分解信号のレベル合わせを行なわせる必要が
ある。

そのために、従来では回路構成のやり易さ及びＡ／Ｄ変
換する際のサンプリングポイントの安定化ということか
ら、点順次色信号をサンプルホールド（以下ではＳ／Ｈ
とする）回路によりそれぞれ分離して同時色１３号に直
してやり、それぞれ増幅等の信号処理を行ない、標準白
色板を読み取った時の各色分解信号のレベル合わせをし
てカラーバランス調整を行なっていた。又各色分離回路
系でそれぞれ直流レベル調整回路を持ち、イメージセン
サ−で読み取った黒レベル信号の直流レベルをシフトす
ることにより、複数本で構成されたイメージセンサ−の
各チャンネル間レベルを合わせチャンネルつなぎを行な
っていた。

分解信号の数だけＳ／Ｈ回路以後の信号処理回路系が必
要となる。例えばＡ４長手幅の２９７ｎ＋ｍを１ライン
分のセンサーで読み取る場合、シリコン結晶型のイメー
ジセンサ−が高速読み取りに適しているが、シリコン結
晶型の場合、製造上の制約から長尺タイプを１チツプで
作る事は困難で複数本を物理的な配置の工夫で１ライン
センサーとして構成したものとなる。その場合色分解信
号の数にイメージセンサ−を構成しているチップ構成本
数を掛けた数だけ同形式なＳ／）１回路以後の信号処理
回路系が必要となり、非常に大型な回路構成にしなけれ
ばならないという欠点があった。

本発明の目的は、このような従来の問題点に着目してな
されたもので、簡単な回路構成でもって高速なアナログ
カラー画像信号処理を可能とする画像読取装置を提供す
ることにある。

（発明が解決しようとする課題） しかしながら、上記従来例では５７８回路により点順次
色信号を同時色信号に分離するために、色〔課題を解決
するための手段〕 本発明はイメージセンサ−からの点順次アナログビデオ
信号の振幅を点順次信号のまま制御する振幅制御手段と
、Ｓ幅制御手段によって振幅制御された点順次アナログ
ビデオ信号の直流レベルを点順次信号のまま制御する直
流レベル制御手段とを具える。

（作用） 本発明によればイメージセンサ−から出力される点順次
アナログビデオ信号の振幅を点順次信号のまま制御し、
直流レベルを制御することにより点順次色信号を同時色
信号に分離して各回路系により振幅及び直流レベルの調
整を行なわなくても、例えばイメージセンサ−を構成し
ている各チップあたり１系統の５７８回路及びそれ以後
の信号処理回路だけで各色分解信号の振幅及び直流レベ
ルの調整を行なうことが可能となるので回路構成う讐簡
単となり装置の小型化が可能となる。

（実施例） 以下に、図面を参照して本発明の詳細な説明する。

第１図にカラー画像読取装置の信号処理ブロックの一例
を示す。原稿は、まず露光ランプにより照射され、原稿
からの反射光は原稿走査ユニット３内のカラー読み取り
（ＣＣＤ）センサー６により画像ごとに色分解されて読
み取られ、増幅回路（プリアンプ）８で所定レベルに増
幅される。７はカラー読み取りセンサー６を駆動する為
のパルス信号を供給するＣＣＤ　ドライバーであり、必
要なパルス源はシステムコントロールパルスジェネレー
タ１６で生成される。第２図にカラー読み取りセンサー
及び駆動パルスを示す。第２図（ａ）は本例で使用され
るカラー読み取りセンサーを示し、このセンサーは、主
走査方向を５分割して読み取るべく　６２．５μａ＋（
１７１８ＩＩ１ｍ）を１画素として９７６画素、即ち図
のごとく１画素を主走査方向にＧ、Ｂ、Ｒで３分割して
いるので、トータル１０２４Ｘ　３　＝　３０７２の有
効画素数を有する。一方、このセンサーを構成する各Ｃ
ＣＤチップ１８〜２２は同一セラミック基板上に形成さ
れ、その１．３．５番目（１８，２０，２２）は同一ラ
インＬＡ上に、２．４番目（１９，２１）はＬ＾とは４
ライン分（５２，５μｍ　Ｘ　４　＝２５０．４１１１
　）だけ離れたラインＬＢ上に配置されている。このセ
ンサーは、原稿読み取り時は、矢印＾Ｌ方向に走査する
。各５つのＣＣＤチップのうち、１，３．５番目は駆動
パルス群（ＯＤＲＶ）５０１により、２．４番目は駆動
パルス群（ＥＤＲＶ）５０２により、それぞれ独立にか
つ同期して駆動される。ＯＤＲＶ５０１に含まれる０φ
ＩＡ、　　０φ２＾およびＯＲ５とＥＤＲＶ５０２　ニ
含まれるＥφ１＾、　Ｅφ２ＡおよびεＲ５はそれぞれ
各センサ内での電荷転送りロックおよび電荷リセットパ
ルスであり、１，３．５番目のＣＣＤチップと２．４番
目のＣＣＤチップとの相互干渉やノイズ制限のため、お
互いにジッタのない緑に全く同期して生成される。この
為、これらパルスは１つの基準発振源（Ｏ５Ｃ１１７（
第１図）から生成される。

第３図（ａ）は０ＤＲＶ５０１　、　ＥＤＲＶ５０２　
全生成すルタめの第１図のシステムコントロールパルス
ジェネレータ１６に含まれる回路ブロックを示し、第３
図（ｂ）はタイミングチャートを示す。単一の０５Ｃ１
７より発生される原クロック（１：ＬＫφ）を分周器２
３により分周したクロック（にφ）５４６は０ＤＲＶと
ＥＤＲＶの発生タイミングを決める基準信号（ＳＹＮＣ
２，５ＹＮＣ３）を生成するクロックであり、５ＹＮＣ
２、５ＹＮＣ３はｃｐｕバスに接続ざわた信号線５５０
により設定されるプリセッタブルカウンタ２４．２５の
設定値に応じて出力タイミングが決定され、５ＹＮＣ２
、５ＹＮＣ３は分周器２６．２７及び駆動パルス生成部
２８．２９を初期化する。即ち、本ブロックに人力され
る水平同期信号（Ｈ５ＹＮＣ）　５４４を基準とし、全
て１つの０５Ｃ１７より出力されるＣＬにφ及び全て同
期して発生している分周クロックによって、０ＤＲＶ５
０１とＥ［１ＲＶ５０２　ノソｔ’Ｌぞれのパルス群は
全くジッタのない同期した信号として得られ、センサチ
ップ間の干渉による信号の乱れを防止できる。

ここでお互いに同期して得られた、センサ駆動パルス０
ＤＲＶ５０１は１，３．５番目のセンサチップに、ＥＤ
ＲＶ５０２は２．４番目のセンサチップに各々供給され
、各センサチップ＋８．１９．２０．２１．２２＞）ら
は駆動パルスに同期してビデオ信号ｖ１〜ｖ５が独立し
て出力され、これらが第１図に示されるように各チャン
ネル毎に独立の増幅回路（プリアンプ）８で所定の電圧
値に増幅され、同軸ケーブル５０８〜５１２を通して、
信号Ｖｌ、　Ｖ３．　Ｖ５は第２図（ｂ）　（ｆ）　０
Ｏ５５３８ｆ）　’）　イミ：／グで、信号Ｖ２．　Ｖ
４はＥＯ５５４３のタイミングで各々送出されビデオ処
理ユニット４に人力される。

ビデオ処理ユニット４に人力された原稿を主走査方向に
５分割して読み取って得られたカラー画像信号は従来で
は第５図に示すようにサンプルホールド回路Ｓ／Ｈにて
Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３色に
分離される。従ってＳｉ（１されたのちは３ｘ５＝１５
系統のアナログ信号処理系となってしまう。第５図に、
入力された１チャンネル分のカラー画像信号がサンプル
ホールド処理され、増幅された後、＾／Ｄ変換回路に人
力されてマルチブレクスされたデジタルデータ０ＬＡＴ
ＣＩＩ　ＯＵＴの得られる処理ブロック図を示す。第６
図にタイミングチャートを示す。次に本発明である点順
次振幅コントロール回路を用いることにより１チヤンネ
ルあたりの信号処理回路系は１つで済むアナログ信号処
理回路９について説明する。

ビデオ処理ユニット４に人力されたビデオ信号Ｖｌ〜■
５は第１図に示すようにまず各チャンネルに対応するア
ナログ信号処理回路９にそれぞれ入力される。信号処理
回路９は同一回路であるのでチャンネル１　（ｃｈｉ）
の回路に関し、第５図の信号処理回路のブロック図に従
い、第６図のタイミングチャートとともに説明する。

第５図に示すようにバッファ３０に入力されるビデオ信
号（アナログカラー画像信号）は第４図ＳｉＧ＾のどと
くＧ→Ｂ→Ｒの順であり、かつ、３０７２画素の有効画
素以外に有効画素前に１２画素のカラーセンサーのホト
ダイオードと接続されていない空転送部９次に２４画素
のホトダイオード上にＡ文で遮蔽した暗出力部（オプテ
ィカルブラック）、３６画素のダミー画素、及び有効画
素後に２４画素のダミー画素の合計３１５６画素から構
成されるコンポジット信号である。

第５図に示すようにアナログカラー画像信号５ｉＧＡは
、バッファ３０に人力されてインピーダンス変換され、
次にサンプル／ホールド（Ｓ／Ｈ）回路３１によりＳ／
Ｈパルス（Ｓ／ＨＰ、）に従ってコンポジット信号のリ
セット部が除去され、高速駆動した場合の波型歪みが取
り除かれたＳ／Ｈ出力信号となる（第６図のＳ／ＨＯＵ
Ｔ　）。このようにＳ／■された点順次カラー信号には
サンプリングパルスの周波数で不要成分が含まれている
ので、これを除去するために次にローパスフィルタ（Ｌ
ＰＦ）３２に入力される。ＬＰＦ３２で不要サンプリン
グ周波数成分が除去された点順次カラー信号は増幅器３
３に入力されて規定の出力まで増幅されると同時にＡＣ
的にＤＣレベルが変動するアナログカラー信号のＯＣレ
ベル変動を除去し、増幅器３３の最適動作点に画像信号
のＤＣレベルを固定するためにＳ／Ｈ回路３４ａと比較
増幅Ｑ　３４ｂとから構成されているフィードバックク
ランプ回路３４によってτレベルクランプされる。即ち
、増幅器３３より出力されるアナログカラー信号におけ
る暗出力部（オプティカル・ブラック）の出力レベルを
Ｓ／Ｈ回路３４ａによって検出し、比較増幅器３４ｂに
おいて、そのマイナス入力に人力されるＧＮＤ　レベル
と比較され、その差分信号が増幅器３３にフィードバッ
クされ、増幅器３３の出力信号における暗出力部は常に
ＧＮＤレベルに固定される。ここでＳ／Ｈ回路３４ａに
入力されるＯＫ倍信号、アナログカラー信号における暗
出力部の区間を示す信号であり、Ｓ／Ｈ回路３４ａに供
給することによりアナログカラー信号における暗出力部
のＤＣレベルを水平走査期間（ＩＨ）に１回検出する。

又このようなフィードバッククランプ回路３４は次段の
振幅コントロール回路で振幅可変時の人力オフセットを
除去する目的をも有している。アナログカラー信号にお
ける暗出力部がフィードバッククランプ回路３４によっ
て；クランプされた信号は、次に振幅コントロール回路
を構成する増幅器３５に入力される。ここではｃｐｕ制
御により点順次色信号共通にゲイン調整が行なわれる。

３７はＤ／Ａ変換器であって、ＣＰＵのデータバス５３
３を介してデータがセットされ、Ｄ／Ａ変換器３７の出
力Ｖｏｕｔは Ｖ６ｕｔ＝　−Ｖｒｅｆｌ／Ｎ　　　　Ｏ＜　Ｎ　＜　
１となる。Ｎは入力ディジタルコードのバイナリ−分数
値である。３６は電圧制御抵抗器であって、デュアルゲ
ートＦＥＴ等で構成され、Ｄ／Ａ変換器３７の出力電圧
によりその抵抗値が変化する。Ｄ／Ａ変換器３７には前
もって初期データがセットされており、この時のＤ／Ａ
出力により電圧制御抵抗器３６の抵抗値（ＲＶＣＲ）は
ある決まった値になっている。この時の増幅器３５のゲ
インは、 ＾ｖ＝　１　＋　Ｒｆ／ＲｖｃＲ となる、ここでＲｆは増幅器３５の帰還抵抗を示す。

Ｄ／Ａ変換器３７のセットデータと増幅器３５のゲイン
との関係を第７図に示す。原稿走査ユニット３が均一白
色板を読み取った時のＡ／Ｄ変換出力データ（Ｒ，Ｇ、
Ｂ）があらかじめ決められた値になるようにＤ／Ａ変換
器３７のデータをＣＰｕデータバス５３３より設定し、
後述する点順次直流レベルコントロール回路における各
カラー信号の振幅可変手段との併用により、点順次カラ
ー信号の各Ｒ９Ｇ、Ｂ信号レベル合わせを行ない、カラ
ーバランスをとる。

増幅器３５からのレベル制御された点順次カラー信号は
、次に増幅器３８に入力され所定レベルまで増幅される
と同時に、Ｓ／Ｈ回路３９ａと比較増幅器３９ｂとから
構成されているフィードバッククランプ回路３９により
τレベルクランプされるやこのフィードバッククランプ
回路３９は前段のフィードバッククランプ回路３４と全
く同一の構成をとっているためここではその動作説明は
詳述しないが、これはその前段におけるＤ／Ａ変換器３
７による振幅コントロール回路でのゲイン可変により生
じた出力オフセットを取り除いて、アナログカラー信号
における暗出力部を零レベルに固定するためのものであ
る。

このフィードバッククランプ回路３９によって再度Ｔレ
ベルにクランプされたアナログカラー信号は、次に増幅
器３８から下記構成からなる点順次直流レベルコントロ
ール回路に人力される。ここでは点順次信号における各
Ｒ，Ｇ、Ｂ信号のレベル合わせを行なうと共に、ＣＰＵ
制御により各Ｒ５Ｇ、Ｂごとに点順次でＤＣレベル調整
が行なう。これは後述のチャンネルつなぎ補正において
読み取った黒レベル画像信号のＤＣレベルをシフトさせ
ることが目的である。まず４２ａ−ｃはアナログスイッ
チであって、ＦＥＴ等により構成され、ゲート信号ＧＳ
ＥＬ、　ＢＳＥＬ、　Ｒ５ＥＬが論理“Ｈ”の時に導通
状態となって、低インピーダンスとなり、論理”Ｌ”の
時非導通状態となって高インピーダンスとなる。　４３
ａ−ｃは乗算器でありて、これは第９図（ａ）　に示す
様にマルチプライングＤ／＾変換器５５０とオペアンプ
５５２　、５５６及び抵抗値Ｒの抵抗５５４、抵抗値２
Ｒの抵抗５５３及び抵抗Ｒ３，Ｒ４より構成された全４
象限モードの乗算器であり、ＣＰＵからセットされた８
ｂｉｔのディジタルデータに従って、第９図（ｂ）の様
に両極性の電圧を出力する。

第５図において、Ｒａ、　Ｒｈ、　Ｒｃは点順次カラー
信号のカラーバランスをとるために増幅器４０のゲイン
を各Ｇ、Ｂ、Ｒで可変させるための抵抗である。

信号ＧＳＥＬが論理“Ｈ”の時、Ｇ信号に対する増幅器
４０のゲインは １　＋ＲＩ／（Ｒ２＋Ｒｏ、　＋Ｒ，）　＝へ〇となる
。ここでＲ２Ｈはアナログスイッチ４２ａ〜４２ｃの導
通時の抵抗値を示す。他のカラー信号Ｂ、Ｈについても
同様で、各ゲート信号ＢＳＥＬ。

Ｒ５ＥＬが論理“Ｈ“の時の増幅器４０のゲインはそれ
ぞれ １　＋　Ｒ１／　（Ｒ２＋　ＲｏＨ＋　Ｒｂ）　　＝＾
。

１　＋Ｒ１／（Ｒ２＋ＲｏＨ＋Ｒｅ）　　電ＡＲとなる
。今、カラー読取りＣＣＤセンサーの点順次カラー信号
の各色比率がＧ：Ｂ：Ｒ＝に：１：Ｉｔであるとすると
、カラーバランスをとるためには、各Ｇ、Ｂ、Ｒ信号に
対する増幅器４ｏのゲインを ＡＧ：　　ＡＢ：　　八Ｒ＝１／ｋ　　：　　１　　：
　　１／１になるように前記抵抗Ｒ，，Ｒｂ、　ＲＣの
抵抗値を選定してやれば良い。ここで増幅器４０におけ
る各Ｇ。

Ｂ、Ｒ信号に対するゲインが変わるため１乗算器４３ａ
〜４３ｃのＣＰｕセットデータ値に対して、増幅器４０
のＤＣ出力電圧を各Ｇ、Ｂ、Ｒ信号について同じにして
やるためには、第９図（ａ）　、　　（ｂ）で示す抵抗
Ｒ３の値を例えばＧ信号について、（Ｒ３／２Ｒ）　　
Ｘ　［Ｒ１／　　（Ｒ２＋Ｒｏｓ　＋Ｒ−）］”　１と
なる関係式より Ｒ３＝（２Ｒ／Ｒ１）　　Ｘ　（Ｒ２＋　Ｒｏｓ　＋　
Ｒａ）のように選び、他のカラー信号Ｂ、Ｒについても
各１３の値を Ｒ：ｌ＝　（２Ｒ／Ｒ１）　　Ｘ　（Ｒ２＋ＲＯＮ　＋
Ｒｈ）Ｒ３＝　（２Ｒ／Ｒ１）　　ｘ　（Ｒ２＋Ｒｏｓ
　＋Ｒｅ）となるように選んでやれば、乗算器４３ａ〜
４３ｃのＣＰＩＪセットデータ値に対して、増幅器４０
のＤＣ出力電圧が各Ｇ、Ｂ、Ｒ信号について同じになり
、増幅器４０のゲインを変えたことによりそのＤＣレベ
ルが各Ｇ、Ｂ、Ｒについて異なるというようなことはな
くなる。このようにして点順次直流レベルコントロール
回路により、各色信号のカラーバランスがとられ、且つ
、点順次カラー（３号のＤＣレベルがＣＰＩＩセットデ
ータにより時系列に制御される。

バッファ４１　Ｌｉ、Ａ１０変ｔｈ器４４の人力バッフ
ァであって、その出力インピーダンスが、へ／Ｄ変換器
４４の直線性精度を保障する同Ａ／Ｄ変換器４４の内部
コンパレータの基準抵抗値以下になるように低出力イン
ピーダンスで且つ高速なバッファとして構成される。

さて、所定の白レベル、黒レベルに増幅及びＤＣクラン
プされた点順次カラー信号は＾／Ｄ変換器４４によって
デジタルデータＡ／Ｄ　ＯＵＴとなり、次にデジタル信
号処理回路とのタイミング合わせと確実なデジタルデー
タ送信のためにラッチ回路４５に人力される。

ラッチ回路４５において、ラッチクロック０ＬＡＣＨＣ
Ｌにでラッチされたラッチ出力データは、次のディジタ
ル信号処理回路で０ＬＡＴＣＨＣＬにと逆極性のラッチ
クロックによりラッチされることにより確実なタイミン
グで受信される。第１図のチャンネル２〜５のアナログ
信号処理回路に関しても以上と同様である。

次に第１図において、アナログ信号処理回路９によって
デジタル変換された各チャンネルの点順次カラー信号５
１３〜５１７は、デジタル信号処理回路１０に入り、Ｆ
ｉＦｏメモリ１１によりチャンネル間の画像つなぎが行
なわれ、各チャンネルの点順次カラー信号はＲ，Ｇ、Ｂ
からなる三色のパラレル信号５１８〜５２０　となる。

ＦｉＦｏメモリ１１からの画像つなぎが行なわれたカラ
ー信号５１８〜５２０は、黒補正／白補正回路Ｉ３に入
る。先ず黒補正回路について説明する。センサーに人力
する光量が微少の時、チャンネル１〜５の黒レベル出力
は、チップ間２画素間でバラツキが大きい。これをその
ままにして画像信号を出力すると、画像のデータ部にス
ジやムラが生じる。そこでこの黒部の出力バラツキを補
正する必要が有る。コピー動作に先立ち、原稿走査ユニ
ット３を原稿台先端部の非画像領域に配置された均一濃
度を有する黒色板の位置へ穆動じ、ハロゲンランプを点
灯し、黒レベル画像信号を本回路１３に人力する。この
画像データ（黒レベルデータ）の１ライン分が本回路１
３内の黒レベルメモリに格納され、黒基準値となる（以
下黒基準値取込モード）。

黒レベルデータｏｙ、　（＋）のデータ数ｉは、例えば
センサーが主走査方向にＡ４長手方向の幅を有するとす
れば、１６ｐｅｌ／ｌｌ１ｍで１６ｘ　２９７ｍｍ　＝
　４７５２画素／各色であるが、その長さをカバーする
ため、６１１ＩｌｆｆｌのＣＣＤチップを５木並べて１
ラインとすると、１６×６１ｍｍＸ　５　＝４８８０画
素／各色に対応するｉ＝１〜４８８０の値を取り得る。

画像読み込み時には、黒レベルデータＤに（１）に対し
、例えばブルー信号の場合Ｂｉｎ（ｉ）−Ｄに（ｉ）＝
Ｂｏｕｔ（ｉ）として点補正出力が得られる（黒補正モ
ード）。同様にグリーンＧｉｎ　、　　レッドＲ４ｎ　
も同様の制御が行なわれ、点補正出力Ｇｏｕｔ、　Ｒｏ
ｕｔとなる。

次に白レベル補正（シェーディング補正）回路を説明す
る。

白レベル補正は原稿走査ユニット３を均一な白色板の位
置に移動して照射した時の白色データに基づぎ、照明系
、光学系やセンサーの感度バラツキの補正を行なう。基
本的な回路構成は黒補正回路と同一であるが、黒補正で
は減算器にて補正を行なっていたのに対し、白補正では
乗算器を用いる点が異なる。０補正時にまず原稿走査ユ
ニット３が均一白色板の位置（ホームポジション）にあ
る時、即ち複写動作又は読み取り動作に先立ち、露光ラ
ンプを点灯させ、均−白レベルの画像データの１ライン
分が本回路１３内の白レベルメモリに格納する。

例えばセンサーが主走査方向にＡ４長手方向の幅を有す
るとすれば、１６ｐｅｌ／ｍｍで１６　ｘ　２９７ｍｍ
　＝　４７５２７５２画素が、ＣＣＤＩチップの画像デ
ータを９７６画素（１ａｐｅｌ／ｍｉＸ　６１ｍｍ）ず
つで構成すると、９７６×５＝４８８０画素となり、即
ち少なくとも白レベルメモリの容量は４８８０バイトあ
り、ｉ画素目の白色板データをＷ　（ｉ）とするとｉ＝
１〜４８８０となる。一方Ｗ　（＋）に対し、ｉ画素目
の画素の通常画像の読み取り値Ｄｉｎ（ｉ）に対し、補
正後の画像データは、Ｄｏｕｔ（ｉ）　　＝Ｄｉｎ（ｉ
）ｘＦＦ、４／Ｗ（ｉ）となり、グリーン（Ｇ）、ブル
ー（Ｂ）、レッド（ｆｌ）各色について白補正が行なわ
れる。黒補正／白補正回路１３によって黒補正及び白補
正が行なわれた３色の画像信号（５２１〜５２３）は、
次に画像処理回路１４に人力され、そこで、輝度データ
を濃度データに変換する対数変換回路、　ＣＣＤセンサ
ーの色分解フィルタの分光特性補正及びカラープリンタ
２において転写紙に転写される色トナー（Ｙ、Ｍ、Ｃ）
の不要吸収特性の補正を行なう色補正回路（入力マスキ
ング出力マスキング）、各色成分画像データＹｉ、　Ｍ
ｉ。

ＣｉによりＭｉｎ　（Ｙｉ、　Ｍｉ、　Ｃｉ）　（Ｙｉ
、　Ｍｆ、　Ｃｉのうちの最小値）を算出し、これをス
ミ（黒）として後に黒トナーを加えるスミ入れ回路、お
よび加えた黒成分に応じて各色材の加える量を減じる下
色除去（Ｕｆｌ：Ｒ）回路を通って画像処理される。

画像処理回路１４によって画像処理された３色の画像信
号はプリンターインターフェース１５に入る。インター
フェース信号は、デジタルビデオ信号以外に画像送り方
向（副走査方向）の同期信号（ＩＴＯＰ）、　　１ラス
タースキヤンに１回発生するラスタースキャン方向（主
走査方向）の同期信号（ＢＤ）、デジタルビデオ信号を
カラープリンタ部２に送出するための同期クロック（Ｖ
ＣＬＫ）、　８Ｄ信号をもとにジッターのないＶＣＬＫ
と同期して生成される同期信号（Ｈ５ＹＮＣＩ及び半二
重の双方向シリアル通信のための信号（ＳＲＣＯＭ）か
ら成る。これらの信号ライン（５２５〜５３０）を通し
てリーダ部からプリンタ部２へ画像情報と指示が送られ
、プリンタ部からはプリンタ部の状態情報例えばジャム
、ＦＡなし。

ウェイト等の情報の相互やりとりが行なわれる。

尚前記実施例においては振幅コントロール回路をゲイン
可変増幅回路として構成したが、これをアッテネータ回
路により構成したとしても同様の結果が得られる。これ
を第８図に示す。第８図においては、第５図の増幅器３
５の代りに抵抗ＲＡＴＴと電圧制御抵抗器５０とを使用
し、他は第５図の構成と同様である。

又前記実施例の説明においては、電子写真を用いたカラ
ー画像形成装置を例にしたが、電子写真に限らず、イン
クジェット記録、サーマル転写記録等の種々の記録法を
通用することも可能である。又複写装置として読取部と
像形成部が近接して配置された例を説明したが、勿論離
隔させて通信線路により画像情報を伝達する形式でも本
発明を適用できる。

以上説明したように、イメージセンサ−出力信号をアナ
ログ信号処理する回路系を振幅コントロール回路及び点
順次直流レベルコントロール回路を用いて構成してやる
ことにより、各色毎にｓ／Ｈ回路を通して点順次カラー
信号を同時色信号に分離し、それぞれの色について同様
な信号処理回路を設けてやる必要がなくなり、イメージ
センサチップ１チヤンネルあたり１つの信号処理回路系
で済むこととなり、特に複数のイメージセンサ−チップ
から構成されているイメージセンサ−においては回路規
模を非常に小さくすることが可能となる。

〔発明の効果） 本発明によれば簡単な構成で画像読取装置を構成するこ
とができ、装置の小型化が可能となる。

【図面の簡単な説明】

第１図は本実施例のデジタルカラー複写機におけるリー
ダ部のビデオ信号処理ユニットのブロック図、 第２図（ａ）はカラーＣＣＤセンサーの配置図、第２図
（ｂ）は第２図（ａ）の各部の信号タイミング図、 第３図（ａ）はＣＣＤ駆動信号生成回路（システムコン
トロールパルスジエネレータ１６内回路）を示す図、第
３図（ｂ）１ゴ鴇３図（ａ）のる４少のイ名号クイミン
ブ図、第４図はＣＣＤの駆動タイミング図、 第５図は第１図のアナログ信号処理回路９の１チヤンネ
ルの本実施例を示すブロック図、第６図は第５図の各部
の信号タイミング図、第７図は電圧制御型ｍ幅回路の特
性図、第８図は本発明の他の実施例を示すアナログ信号
処理回路９の１チヤンネルのブロック図、第９図（ａ）
は第５図の乗算器４３ａ〜Ｃの回路図、 第９図（ｂ）はそのコード表を示す図、第１θ図は第１
図のアナログ信号処理回路９の１チヤンネルの従来例を
示すブロック図、第１１図は第１０図の各部の信号タイ
ミング図である。 ψφ ８φ Ｆ 嘔セ、−ト子”−夕　Ｉ　Ｈｅｘ　） 第 図 テ゛−タへ゛ス５３３ 第 図（０） 第 図（ｂ）

Claims (1)

1. 【特許請求の範囲】 イメージセンサーからの点順次アナログビデオ信号の振
   幅を点順次信号のまま制御する振幅制御手段と、 該振幅制御手段によって振幅制御された点順次アナログ
   ビデオ信号の直流レベルを点順次信号のまま制御する直
   流レベル制御手段とを具えたことを特徴とする画像読取
   装置。