JPH03126371A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数チャンネルのイメージセンサを用いて画
像の読み取りを行なう画像読取装置に関するものである
。

［従来の技術］ 従来より、高速画像読み取りに使用されるイメージセン
サとして、１ラインのイメージセンサにストライブタイ
プの色フィルタを装着して色分解信号を時分割に点順次
で読み出す方式のものがある。

輝度信号データを濃度信号データに変換する対数変換回
路としては、各チャンネル間の画像つなぎ後に、ディジ
タル域でもってＲＯＭ等のメモリ内にテーブルを構成し
て対数変換を行なうことが知られている。また、別の方
法としてへ／Ｄ変換前のアナログ域でＡ／Ｄ変換器の基
準電圧の中間レベルを複数ポイントにわたって正規レベ
ルよりずらし折れ線により対数変換近似するものや、Ａ
／Ｄ変換器の前段に対数変換増幅器を挿入して対数変換
を行うものがある。

［発明が解決しようとする課題］ しかしながら、ディジタル域で対数変換回路をＲＯＭ等
のメモリにより構成した場合、Ａ／Ｄ変換器の精度に応
じて対数変換後の低レベル信号（原稿画像の黒部に相当
）については、高レベル信号（原稿画像の白部に相当）
に比較して、ゲインが大きくかかることになる。この為
、Ａ／Ｄ変換後の精度がゲイン倍となり、黒部の階調性
が悪くなフてしまうという欠点がある。

また、アナログ域で対数変換回路を構成するために、Ａ
／Ｄ変換器の基準電圧の中間レベルを複数ポイントにわ
たって外部回路より電圧を加え、正規レベルよりずらし
折れ線により対数変換近似させた場合には、外部回路の
温度特性により折れ点レベルが変化するという欠点があ
る。

さらに、Ａ／Ｄ変換器の前段に対数変換器を挿入した場
合も、各チャンネル毎の対数変換回路の温度特性により
、チャネル間の画像つなぎに支障をきたすというような
欠点があった。

よって本発明の目的は上述の点に鑑み、対数変換回路の
温度特性に起因した各チャンネル間の画像つなぎズレを
解消すると共に、全レベルにわたって適切な画像信号が
得られるよう構成した画像読取装置を提供することにす
る。

［課題を解決するための手段］ 本発明は、画像情報を有する媒体をイメージセンサによ
り読み取る画像読取装置において、複数チャンネルの前
記イメージセンサから順次出力される色信号を入力する
第１の＾／Ｄ変換手段と、 前記第１のへ／Ｄ変換手段の後段に接続され、各チャン
ネル間の画像つなぎを行う合成手段と、前記合成手段の
後段に接続されたＤ／Ａ変換手段と、 前記Ｄ／＾変換手段の後段に接続された対数変換手段と
、 前記対数変換手段の後段に接続された第２の＾／Ｄ変換
手段と を具備したものである。

［作　用］ 本発明によれば、イメージセンサから出力された色信号
を第１のへ／Ｄ変換手段によりディジタル信号に変換し
、各チャンネルの画像つなぎ後の各色信号に対してＤ／
八へ換処理を行い、その後に対数変換手段および第２の
Ａ／Ｄ変換手段を設けることにより、対数変換手段の温
度特性による各チャンネルの画像つなぎズレを解消し、
また、第１のＡ／Ｄ変換手段の精度が対数変換手段によ
りゲイン倍され、特に低レベル信号に対して精度が悪化
するのを軽減することが可能となる。

［実施例］ 以下、図面を参照して、本発明に係わるカラー画像読取
装置の一実施例について詳細に説明する。

第１図は、カラー画像読取装置の信号処理ブロックの一
例を示す。原稿は、まず露光ランプにより照射され、反
射光は原稿走査ユニット３内のカラー読み取りセンサー
６により画像ごとに色分解されて読み取られ、増幅回路
（プリアンプ）８で所定レベルに増幅される。７はカラ
ー読み取りセンサーを駆動する為のパルス信号を供給す
るＣＣＤドライバであり、必要なパルスはシステムコン
トロールパルスジェネレータ２３で生成される。

第２図（ａ）および第２図（ｂ）は、カラー読み取りセ
ンサおよび駆動パルスを示す。ここで第２図（ａ）は本
実施例で使用されるカラー読み取りセンサであり、主走
査方向を５分割して読み取るべく６２．５　ａ　ｍ　（
１／１６ＩＩＩ１１）を１画素として、９７６画素、即
ち図のごとく１画素を主走査方向にＧ、Ｂ、Ｒで３分割
しているので、トータル１０２４Ｘ　３　＝３０７２の
有効画素数を有する。

一方、各チップ２５〜２９は同一セラミック基板上に形
成され、センサの１．３．５番目（２５，２７，２９）
は同一ラインＬＡ上に、２．４番目（２６，２８）はＬ
Ａとは４ライン分（６２，５μΦＸ４＝２５０μｍ）だ
け離れたラインＬＢ上に配置され、原稿読み取り時は、
矢印ＡＬ力方向走査される。各５つのＣＣＤにおいて、
１．３．５番目は駆動パルス群０ＤＲＶ５０１　ニ、２
，４番目はＥＤＲＶ５０２により、それぞれ独立にかつ
同期して駆動される。０ＤＲＶ５０１に含まれる０φ１
＾、０φ２Ａ。

ＯＲＳとＥＤＲＶ５０２　ニ含まれる　ＥφＩＡ、Ｅφ
２Ａ、ＥＲ５はそれぞれ各センサ内での電荷転送りロッ
ク、電荷リセットパルスであり、１，３．５番目と、２
．４番目との相互干渉やノイズ制限のため、互いにジッ
タのない様に全く同期して生成される。この為、これら
パルスは１つの基準発振源０５Ｃ２４（第１図）から生
成される。

第３図（ａ）は０ＤＲＶ５０１　、ＥＤＲＶ５０２を生
成する回路ブロック、第３図（ｂ）は関連するタイミン
グチャートである。単一の０５Ｃ２４より発生される原
クロック　ＣＬにφを分周したクロック　にφ５４９は
、０ＤＲＶとＥＤＲＶの発生タイミングを決める基準信
号５ＹＮＣ２。

５ＹＮＣ３を生成するクロックであり、５ＹＮＣ２，５
ＹＮＣ３はＣＰＵバスに接続された信号線５５１により
設定されるプリセッタブルカウンタ３１．３２の設定値
に応じて出力タイミングが決定され、５ＹＮＣ２，５Ｙ
ＮＣ３は分周器３３．３４Ｊ３よび駆動パルス生成部３
５．３６を初期化する。即ち、本ブロックに入力される
ＨＳＹＮＣ５４７を基準とし、全て１つの発振源Ｏ５Ｃ
より出力されるＣＬにφおよび全て同期して発生されて
いる分周クロックにより生成されているので、０ＤＲＶ
５０１とＥＤＲＶ５０２のそれぞれのパルス群は全くジ
ッタのない同期した信号として得られ、センサ間の干渉
による信号の乱れを防止することができる。

ここで、互いに同期して得られたセンサ駆動バフ１ｚス
０ＤＲＶ５０１は１，３．５番目のセンサに、ＥＤＲＶ
５０２は２．４番目のセンサに供給され、各センサ２５
，２８゜２７．２８．２９からは駆動パルスに同期して
ビデオ信号ｖ１〜ｖ５が独立に出力され、第１図に示さ
れる各チャンネル毎に独立の増幅回路（プリアンプ）８
で所定の電圧値に増幅され、同軸ケーブル５０８〜５１
２を通して第２図（ｂ）示の００５５４１のタイミング
−ｔ−Ｖｌ、Ｖ３．Ｖ５（７）信号が、ＥＯ５５４６（
７）タイミングテＶ２゜ｖｌの信号が送出され、ビデオ
処理ユニットに入力される。

前述した５チツプの等倍型カラーセンサにより読み取ら
れたアナログカラー画像信号は、各チャンネルごとに第
１図示のアナログ信号処理回路９にそれぞれ入力される
。各チャンネルに対応する信号処理回路は同一回路であ
るので、チャンネル１　（ｃｈｉ）の回路に関し、第５
図の処理ブロック図に従い、第６図のタイミングチャー
トとともに説明する。

入力されるアナログカラー画像信号は第５図のＳｉＧへ
のごとく、Ｇ　−８−＋Ｒの順であり、かつ、３０７２
画素の有効画素以外に、有効画素前に１２画素のカラー
センサのフォトダイオードと接続されていない空転送部
、次に２４画素のフォトダイオード上にアルミニウムで
遮蔽した暗出力部（オプティカルブラック）、３６画素
のダミー画素、および有効画素後にある２４画素のダミ
ー画素の合計３１５６画素から構成されるコンポジット
４８号である（第４図参照）。

アナログカラー画像４Ｍ−？５Ｓ　ｔ　Ｇ　Ａは、バッ
ファ３７に入力され、インピーダンス変換される。次に
、バッファ３７の出力信号Ｓ／ｌ（（サンプル／ホール
ド）回路３８により　Ｓ／１１パルスに従ってコンポジ
ット信号のリセット部が除去され、高速駆動した場合の
波形歪みが取り除かれたＳ／１１出力信号となる（第６
図（７）　Ｓ／ＩＩ　Ｏ［ＪＴ）　、　　Ｓ／Ｈされた
点順次カラー信号にはサンプリングパルスの周波数で不
要成分が含まれているので、これを除去するために、次
にローパスフィルタ（ＬＰＦ）　３９に入る。

不要サンプリング周波数成分が除去された点順次カラー
信号は増幅器４０に入力され、規定の信号出力まで増幅
されると同時に、ＡＣ的にＤＣレベルが変動するアナロ
グカラー信号のＤＣレベル変動を除去し、増幅器４０の
最適動作点に画像信号のＯＣレベルを固定するためのフ
ィードバッククランプ回路４１によって、Ｔレベルクラ
ンプされる。

フィードバッククランプ回路は、Ｓ／Ｈ回路４１ａと比
較増幅器４１ｂより構成されており、増幅器４０より出
力されるアナログカラー信号の暗出力部（オプティカル
・ブラック）の出力レベルをＳ／１１回路４１ａによっ
て検出し、比較増幅器４１ｂの反転入力端に入力される
ＧＮＤレベルと比較され、その差分が増幅器４０にフィ
ードバックされ、増幅器４０の出力の暗出力部は常にＧ
ＮＤに固定される。

ここで、Ｄに信号はアナログカラー信号の暗出力部の区
間を示す信号であり、Ｓ／１１回路４１ａに供給するこ
とによりアナログカラー信号の暗出力部のＤＣレベルを
水平走査期間（ＩＨ）に１回検出する。

また、この零クランプ回路は、次に入る振幅コントロー
ル回路で振幅可変時の入力オフセットを除去する目的を
も有している。

アナログカラー信号の暗出力部が零クランプされた信号
は、次に振幅コントロール回路に入力される。ここでは
ＣＰＵ制御により、点順次色信号共通にゲイン調整が行
なわれる。

４４はＤ／Ａ変換器であり、　ＣＰＵのデータバス５３
６を介してデータがセットされ、　Ｄハ変換器出力Ｖｏ
ｕ　ｔは Ｖｏｕｔ＝　　−Ｖｒｅｆｌ／Ｎ　　　Ｏ（Ｎ＜１とな
る。ここで、Ｎは入力ディジタルコードのバイナリ分数
値である。

４３は電圧制御抵抗器であり、デュアルゲートＦＥＴ等
で構成され、Ｄ／Ａ出力電圧によりその抵抗値が変化す
る。Ｄ／Ａ変換器４４には前もって初期データがセット
されており、この時のＤハ出力により電圧制御抵抗器４
３の抵抗値（ＲＶＣＲ）はある決まった値になっている
。この時の増幅器４２のゲインは、 Ａｖ＝　　ｌ＋　Ｒｆ　／　ＲＶＣＲ となる。ここで、Ｉｆは増幅器４２の帰還抵抗を示す。

第７図は、Ｄ／Ａ変換器４４のセットデータとゲインと
の関係を示す。

原稿走査ユニット３が均一白色板を読み取った時の＾／
Ｄ変換出力データ（Ｒ，Ｇ、Ｂ）があらかじめ決められ
た値になるようにＤ／Ａ変換器４４のデータをＣＰ１１
データバス５３６より設定し、後述する点順次直流レベ
ルコントロール回路における各カラー信号の振幅可変手
段との併用により、点順次カラー信号の各Ｒ，Ｇ、Ｂ信
号レベル合しせを行ない、カラーバランスをとる。

レベル判断された点順次カラー信号は、次に増幅器４５
に入力され、所定レベルまで増幅されると同時にフィー
ドバッククランプ回路４６により、；レベルクランプさ
れる。このフィードバッククランプ系は前段のフィード
バッククンブ回路４１と全く同一の構成をとっているた
め、ここではその動作説明は詳述しないが、これはその
前段のＤ／Ａ変換器４４による振幅コントロール回路で
のゲイン可変により生じた出力オフセットを取り除いて
、アナログカラー信号の暗出力部を零レベルに固定する
ためのものである。

再度；レベルにクランプされたアナログカラー信号は、
次に点順次直流レベルコントロール回路に入力される。

ここでは点順次信号の各Ｒ，Ｇ、Ｂ侶号レベル合しせを
行なうと共に、ＣＰＵ制御により各Ｒ，Ｇ、Ｂごとに点
順次でＤＣレベル調整が行なわれる。これは、後述のチ
ャンネルつなぎ補正において、読み取った黒レベル画像
信号のＤＣレベルをシフトさせることが目的である。

４９ａ〜４９ｃはアナログスイッチでありＦＥＴ等によ
り構成され、ゲート信号ＧＳＥＬ、ＢＳＥＬ、ＲＳＥＬ
が論理“Ｈ”の時導通状態となり、アナログスイッチは
低インピーダンスとなり、論理“Ｌ”の時、非導通状態
となり、アナログスイッチは高インピーダンスとなる。

５０ａ〜５０ｃは乗算器で第１０図（ａ）に示す様にマ
ルヂブライングＤ／へ変換器５５４とオペアンプ５５５
．５５９および抵抗値Ｒの抵抗５５７．抵抗値２Ｒの抵
抗５５６および抵抗Ｒ３（５５８）　　およびＲ４（５
８０）より構成された全４象限モードの乗算器であり、
ＣＰｕからセットされた８ビツトのディジタルデータに
従って、第１０図（ｂ）の株に両極性の電圧を出力する
。

Ｒａ、Ｒｂ、Ｒｃは点順次カラー信号のカラーバランス
をとるために増幅器４７のゲインを各Ｇ、Ｂ、Ｒで可変
させるための抵抗でＧＳＥＬ信号が論理“Ｈ”の時、Ｇ
信号に対するゲインは １　　＋　　Ｉｌｌ　　／　　（Ｒ２＋　　ＲＯＮ＋　
　Ｒａ　　）　　＝　　八。

となる。ここで１１ＯＮはアナログスイッチ４９ａ〜４
９ｃの導通時の抵抗値を示す。

他のカラー信号Ｂ、Ｈについても同様で各ゲート信号Ｂ
ＳＥＬ、ＲＳＥＬが論理“Ｈ″の時、ゲインはそれぞれ １　　＋　　Ｒ１／　（Ｒ２＋　　Ｒ４Ｎ＋　　Ｒｂ　
　）　　＝　　Ａａ１　＋　ロ１　　／　　（Ｒ２＋　
　ＲＯＮ、＋　　ＲＣ）　　＝　　ＡＲとなる。今イメ
ージセンサ−の点順次カラー信号の各色比率がＧ：Ｂ：
Ｒ＝　Ｋ：１：ｉＬであるとすると、カラーバランスを
とるためには各Ｇ、Ｂ、１１信号に対する増幅器４７の
ゲインを Ａａ　　：　　Ａｓ　　：　　ＡＲ＝　ｔ／に：１：ｌ
／ｊ！になるように前記抵抗Ｒａ、Ｒｂ、Ｒｃを選定し
てやれば良い。ここで、各Ｇ、Ｂ、Ｒ信号に対するゲイ
ンが変わるため、乗算器５０ａ〜５０ｃのＣＰＵセット
データ値に対して増幅器４７のＤＣ出力電圧を各Ｇ、Ｂ
、１１信号について同じにしてやるためには、第１０図
（ａ）。

（ｂ）で示す抵抗Ｒ３の値を、例えばＧ信号につぃて （Ｒ３／２Ｒ）　　Ｘ　　［Ｒ１／（Ｒ２＋　　Ｒｏ、
、＋ｎａ］　　ｍｌとなる関係式より Ｒ３−（２Ｒ／　ｌ１ｌ）　　Ｘ　　（Ｒ２＋　　Ｒｏ
Ｎ＋Ｒａ）のように選び、他のカラー信号Ｂ、Ｈについ
ても、各Ｒ３の値を Ｒ３−（２Ｒ／Ｒ１）　Ｘ　（Ｒ２＋　ＲＯＮ＋Ｒｈ）
Ｒ３−（２Ｒ／　Ｒ１）　Ｘ　（Ｉ１２＋　ＲＯＮ＋　
ＲＣ）となるように選んでやれば、乗算器５０ａ〜５０
ｃのＣＰＵセットデータ値に対して、増幅器４７のＤＣ
出力電圧が各Ｇ、Ｂ、Ｒ信号について同じになり、ゲイ
ンを変えたことによりＤＣレベルの変化割合が各Ｇ、Ｂ
。

Ｒについて異なるというようなことはなくなる。

このようにして点順次直流レベルコントロール回路によ
り、各色信号のカラーバランスがとられ、且つ、点順次
カラー信号のＤＣレベルがｃＰＵセットデータにより時
系列的に制御される。

バッファ４８（第５図参照）はＡ／Ｄ変換器５１の入力
バッファで、その出力インピーダンスがＡ／Ｄ変換器の
直線性精度を保障するＡ／Ｄ内部コンパレータの基準抵
抗値以下になるように低出力インピーダンスで且つ高速
なバッファとして構成される。

さて、所定の白レベル、黒レベルに増幅およびＤＣクラ
ンプされた点順次カラー信号はＡ／Ｄ変換器５１に入力
され、ディジタルデータ八／Ｄ　ＯＵＴとなり、次にデ
ィジタル信号処理回路とのタイミング合わせと確実なデ
ィジタルデータ送信のためにラッチ回路５２に入る。

０ＬＡＣＩＩ　ＣＬにでラッチされたラッチ出力データ
は、次のディジタル信号処理回路で０ＬＡＴＧＩ（（：
ＬＫと逆極性のラッチクロックによりラッチされること
により、確実なタイミングでディジタルデータの受信を
することができる。チャンネル２〜５のアナログ信号処
理回路に関しても上と同様である。

次に、ディジタル変換された各チャンネルの点順次カラ
ー信号５１３〜５１７はディジタル信号処理回路ｌＯに
入り、ＦＩＦＯメモリ１１によりチャンネル間の画像つ
なぎが行なわわ、各チャンネルの点順次カラー信号はＲ
，Ｇ、Ｂ三色のパラレル信号となる（５１８〜５２０）
。

次にＲ，Ｇ、Ｂ各デジタルカラー信号は、本実施例特有
の信号処理回路１３〜１５（第１図参照）に入る。ここ
では、Ｇ、Ｂ、Ｒ各信号処理回路構成は全く同じもので
あるので、Ｇ　（Ｘ−ｉｌ＋処理回路について説明する
。

Ｄ／Ａ変換器１６によりディジタル信号はアナログ信号
に変換され、次に低域フィルタ（ＬＰＦ）　１７に入る
。ここでは、カットオフ周波数がＤ／Ａ変換クロックの
１７２となるように選ばれる。

ＬＰＦ１７を通ったアナログカラー信号は対数変換増幅
器１８に入り、輝度１８号データが濃度信号データに変
換され、次にＡ／Ｄ変換器１９により再びディジタル信
号に変換される。つまり、この信号処理回路■３では、
ＬＰＦ１７により第１のＡ／Ｄ変換器５１の精度により
欠落した信号成分が再現され、アナログ域において対数
変換される。

次に、Ｒ，Ｇ、Ｂ各ディジタルカラー信号は、黒補正／
白補正回路２０に入る。先ず黒補正回路について説明す
る。チャンネル１〜５の黒レベル出力はセンサに入力す
る光量が微小の時、チップ間画素間のバラツキが大きい
。これをそのまま出力（ッ画像を出力すると、画像のデ
ータ部にスジやムラが生じる。そこでこの黒部の出力バ
ラツキを補正する必要が有る。コピー動作に先立ち、原
稿走査ユニット３を原稿台先端部の非画像領域に配置さ
れた均一濃度を有する黒色板の位置へ移動し、ハロゲン
灯を点灯し黒レベル画像信号を本回路に入力する。この
画像データの１ライン分が黒レベルメモリに格納され、
黒基準値となる（以上、黒基準値取込みモード）。

黒レベルデータＤＫ（ｉ）のデータ数ｉは例えば、主走
査方向Ａ４長手方向の幅を有するとすれば１６ｐｅｌ／
ｆｆ１ＩＩ＋で１６ｘ　２９７＋ｎｍ　＝　４７５２画
素／各色であるが、その長さをカバーするため、６１ｍ
＋ｎのｃｃＤデツプを５木並べて１ラインとすると、１
６Ｘ　６１ｎ＋ｍＸ　５　＝　４８８０画素／各色に対
応するｉ＝１〜４８８０の値を採り得る。

画像読み込み時には、黒レベルデータＤＫ（ｉ）　に対
し、例えばブルー信号の場合Ｂｉｎ（ｉ）−ＯＫ（ｉ）
　−［１ｏｕｔ（ｉ）として黒補正出力が得られる（黒
補正モード）。グリーンＧｉｎ　、　レッドＲｉｎも同
様の制御が行なわれ、黒補正出力Ｇｏｕｔ、　Ｒｏｕｔ
となる。

次に、白レベル補正（シェーディング補正）回路を説明
する。白レベル補正は原稿走査ユニット３を均一な白色
板の位置に移動して照射した時の白色データに基づき、
照明系、光学系やセンサの感度バラツキの補正を行なう
。基本的な回路構成は黒補正回路と同一であるが、黒補
正では減算器にて補正を行なっていたのに対し、白補正
では乗算器を用いる点が異なる。白補正時に、まず原稿
走査ユニット３が均一白色板の位置（ホームポジション
）にある時、即ち、複写動作または読み取り動作に先立
ち、露光ランプを点灯させ、均−白レベルの画像データ
を１ライン分の白レベルメモリに格納する。

例えば主走査方向Ａ４長手方向の幅を有するとすれば１
６ｐｅｌ／＋ａｍで１６ｘ２９７ｍｍ　＝４７５２画素
であるがＣＣＤＩチップの画像データを９７６画素（１
６ｐｅｌ／ｍｍｘ６１＋＋ｏｎ）ずつで構成すると９７
６　ｘ　５　＝４８８０画素となり、即ち少なくとも白
レベルメモリの容量は４８８０バイトを要し、ｉ画素目
の白色板データをＷ　（ｉ）とするとｉ＝１〜４８８０
となる。一方、ｉ画素目の画素の通常画像の読み取り値
Ｄｉｎ（ｉ）に対し、補正後の画像データはＤｏｕｔ（
ｉ）＝Ｄｉｎ（ｉ）ｘＦＦＩＩ／Ｗ（ｉ）となり、グリ
ーン（Ｇ）、ブルー（Ｂ）、レッド（Ｒ）各色について
、白補正が行なわれる。

無補正および白補正が行なわれた３色の画像信号（５２
４〜５２６）は次に画像処理回路２１に入り、ＣＣＤセ
ンサの色分解フィルタの分光特性およびカラープリンタ
２において転写紙に転写される色トナー（Ｙ、Ｍ、Ｃ）
の不要吸収特性の補正を行なう色補正回路（入力マスキ
ング、出力マスキング）、各色成分画像データＹｉ、Ｍ
ｉ、ＣｉによりＭｉｎ（Ｙｉ、Ｍｉ、Ｃｉ）　（Ｙｉ。

Ｍｉ、［：ｉのうちの最小値）を算出し、これをスミ（
黒）として後に黒トナーを加えるスミ入れ回路、加えた
黒成分に応じて各色材の加える量を減じる下色除去（Ｉ
ＩｃＲ）回路を通って画像処理される（第１図の５２７
参照）。

次に、３色の画像信号はプリンタインターフェース２２
に入る。インターフェース信号にはディジタルビデオ信
号以外に、画像送り方向（副走査方向）の同期信号（Ｉ
ＴＯＰ）、　１ラスタースキヤンに１回発生するラスタ
ースキャン方向（主走査方向）の同期信号（ＢＤ）　、
ディジタルビデオ信号をカラープリンタ部２に送出する
ための同期クロック（ＶＣＬに）、　ＢＤ信号をもとに
ジッターのないＶＣ：ＬＫと同期して生成される同期信
号（）ＩＳＹＮＣ）　、半二重の双方向シルアル通信の
ための信号（ＳＲＣＯＭ）が含まれる。これら信号ライ
ンを通してリーダ部からプリンタ部へ画像情報と指示が
送られ、プリンタ部からはプリンタ部の状態情報、例え
ばジャム、紙なし、ウェイト等の情報の相互やりとりが
行なわれる。

他の実施例 なお、上述した実施例においてはＧ、Ｂ、Ｒ信号処理回
路１３〜１５（第１回参照）において対数変換増幅とＡ
／Ｄ変換を行っているが、これをＡ／Ｄ変換器の基準電
圧の中間レベルを複数ポイントにわたって外部回路より
電圧を加え、正規レベルよりずらし折れ線により対数変
換近似させたとしても同様の結果が得られる。これを第
８図に示す。第９図は、この時のＡ／Ｄ変換器の人出力
特性を示す。

［発明の効果］ 以上説明したように本発明によれば、対数変換回路の温
度特性による各チャンネル間の画像つなぎズレを解消し
、また、第１の＾／Ｄ変換手段の精度が対数変換回路に
よりゲイン倍され、特に低レベル信号に対して精度が悪
化するのを軽減することが可能となり、原稿画像の黒部
の階調性を上げることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例によるディジタルカラー複写
機におけるリーダ部のビデオ信号処理ユニットを示すブ
ロック図、 第２図（ａ）はカラーＣＣＤセンサーの配置図、第２図
（ｂ）は第２図（ａ）の各部の信号タイミング図、 第３図（ａ）はＣＣＤ駆動信号生成回路（システムコン
トロールパルスジエネレータ２３内回路）を示す図、 第３図（ｂ）は各タイミング信号を示す波形図、第４図
はＣＣＤの駆動タイミング図、 第５図は第１図に示したアナログ信号処理回路９の１チ
ヤンネルを示すブロック図、 第６図は第５図に示した各部の信号タイミング図、 第７図は電圧制御型増幅回路の特性図、第８図は本発明
の第２の実施例を示すビデオ信号処理ユニットのブロッ
ク図、 第９図は第８図における第２のＡ／Ｄ変換器１９の入−
出力特性図、 第１θ図（ａ）は第５図に示した乗算器５０ａ〜５０ｃ
の回路図、 第１Ｏ図（ｂ）は第１Ｏ図（ａ）のコード表を示す図で
ある。 ３・・・原稿走査ユニット、 ４・・・ビデオ処理ユニット、 １６・・・Ｄ／八へ換器、 １７・・・ＬＰＦ　。 １８・・・対数変換回路、 ｌ９・・・八／Ｄ 変換器、 ２０・・・黒補正／白補正回路。 φΦ ８ψ 第７図 Ｄ／Ａヱ〃トチゝり Ｆ 口Ｈｅｘ］ ｏ’ｙ４　’／２　３／！Ｉ ＶＲＥＦＶＲＥＦ　ＶＲＥＦ Δ刀＠圧 ＶＲＥＦ 第 図 テニタハス５３６ 第１０図（０） 第１０図（ｂ）

Claims (1)

1. 【特許請求の範囲】 １）画像情報を有する媒体をイメージセンサにより読み
   取る画像読取装置において、 複数チャンネルの前記イメージセンサから順次出力され
   る色信号を入力する第１のＡ／Ｄ変換手段と、 前記第１のＡ／Ｄ変換手段の後段に接続され、各チャン
   ネル間の画像つなぎを行う合成手段と、前記合成手段の
   後段に接続されたＤ／Ａ変換手段と、 前記Ｄ／Ａ変換手段の後段に接続された対数変換手段と
   、 前記対数変換手段の後段に接続された第２のＡ／Ｄ変換
   手段と を具備したことを特徴とする画像読取装置。 ２）請求項１において、前記第１のＡ／Ｄ変換手段の精
   度を前記第２のＡ／Ｄ変換手段よりも高くしたことを特
   徴とする画像読取装置。 ３）イメージセンサにより読み取られた画像情報に所定
   の処理を施してデジタル信号に変換する入力処理手段と
   、 前記デジタル信号をアナログ信号に変換するＤ／Ａ変換
   手段と、 前記アナログ信号を入力して対数変換処理を行う画像処
   理手段と を具備したことを特徴とする画像読取装置。 ４）前記画像処理手段として、アナログ対数変換回路を
   用いたことを特徴とする請求項３に記載の画像読取装置
   。 ５）前記画像処理手段として、基準電圧の中間レベルを
   複数ポイントにわたって変化させたＡ／Ｄ変換器を用い
   たことを特徴とする請求項３に記載の画像読取装置。