JPH0265435A - データ通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、シリアル入出力インタフェースを備え、同
期式のシリアルデータ通信制御を行うデータ通信制御装
置に係り、特に回線ステータスの監視方式に関する。

（従来の技術） 一般に、Ｒ３２３２Ｃインタフエースに代表される同期
式（ＳＹＮ同期式、フラグ同期式など）のシリアルデー
タ通信制御装置では、回線データ転送速度を決定するた
めの内部クロックであるＳＴＩクロック（Ｒ５２３２Ｃ
ではＤＡ倍信号、または接続相手装置か発生するＳＴ２
クロック（ＲＳ２３２ＣではＤＢ信号）のいずれか一方
を送信用クロックとして選択して使用するようになって
いる。このクロックの選択は、オペレータからのコマン
ドによる指示、或はストラップ等を設けることで、切替
えて行われていた。このようなデータ通信制御装置にお
いて、初期トラブルの多くは、外部接続ケーブルでの各
信号の接続誤り、および送信用クロック選択に関する指
示（クロック設定）の誤りによるものが殆どであり、特
にクロック設定を誤ると、頻度の少ない送受信データ異
常を招くことになる。

一方、この種のデータ通信制御装置では、従来は、回線
の６種制御系信号を回線ステータスとして取込んで例え
ば画面表示することにより、オペレータが回線状態を監
視できるようになっていた。

しかし、このような監視方式では、上記のクロック設定
誤り等の不具合を容易に発見することは困難であった。

（発明が解決しようとする課題） 上記した従来のデータ通信制御装置では、回線の制御系
信号を回線ステータスとして監視するだけであったため
、頻度の少ない送受信データ異常を招くクロック設定誤
り等による不具合を容易に発見できないという問題があ
った。

したがってこの発明の解決すべき課題は、頻度の少ない
送受信データ異常を招くタロツク設定誤り、更には各種
クロックの停止等による不具合が容易に発見できるよう
にすることである。

［発明の構成］ （課題を解決するための手段） この発明は、同期式通信に必要な送信用の第１クロック
を内部発生するクロック発生手段と、上記第１クロック
、接続相手装置で発生された送受信用の第２クロックお
よび受信タイミング信号の状態を監視してその監視結果
を示す監視ステータスを生成する監視手段と、上記第１
クロックおよび上記第２クロックのいずれか一方を自装
置内のシリアル入出力インタフェースに選択出力する選
択手段に与える選択信号を保持する保持手段と、上記選
択信号、監視ステータスおよび幾つかの回線制御系信号
を含む情報を回線ステータスとして取込むための入力バ
ァッファと、この入カバァッファを制御するマイクロプ
ロセッサとを設け、入カバァッファによって取込まれた
回線ステータスを外部出力するようにしたことを特徴と
する。

（作用） 上記の構成によれば、内部発生の送信用第１クロックお
よび接続相手装置からの送受信用第２クロックのいずれ
か一方をシリアル入出力インタフェースの送信用クロッ
クとして選択出力するための選択信号、上記第１クロッ
ク、第２タロツクおよび受信タイミング信号の状態の監
視結果を示す監視ステータスおよび幾つかの回線系制御
信号を含む情報が、回線ステータスとしてマイクロプロ
セッサの制御により入力バァッファから取込まれて外部
出力されるので、オペレータは、回線の状態は勿論、上
記各クロックの状態も監視でき、相手通信制御￥Ｃ置と
の接続において、自通信制御装置で使用される送受信用
クロックの設定誤り、および各クロックの停止等に起因
する不具合を容易に発見することができる。

（実施例） 第１図はこの発明の一実施例に係るデータ通信制御装置
のブロック構成を示す。同図において、１１は回線制御
および送受信データ処理等を司るマイクロプロセッサ、
１２は回線に対する入出力データ変換（送信データに対
するパラレル／シリアル変換および受信データに対する
シリアル／パラレル変換）を行うプログラマブルなＬＳ
Ｉであるシリアル入出力インタフェース（以下、ＳＩＯ
と称する）である。１３は回線データ転送速度を決定す
るための送信用クロックであるＳＴＩ　クロック（第１
クロック）を発生するタイマ（ＴＳＴＩ）、１４はタイ
マ１３からのＳＴＩ　クロックおよび図示せぬ接続相手
装置からのＳＴ２クロック（第２クロック）のいずれか
一方を５ＩＯ１２に対する送信用クロックとして選択す
るセレクタ（ＳＥＬ）、１５はこのセレクタ１４に与え
る選択信号を保持するためのレジスタ（ＲＥ　Ｇ）であ
る。

１Ｇ　　１７　１８はそれぞれＳＴｌクロック　ＳＴ２
クロックおよび接続相手装置からの受信タイミング信号
（以下、ＲＴ倍信号称する）の状態を監視する監視タイ
マ（ＴＭＩ　、ＴＭ２　、ＴＭ３　）である。監視タイ
マ１８．１７．　１８は例えばリトリガブル・マルチバ
イブレータで構成され、それぞれＳＴＩ　クロック、Ｓ
Ｔ２クロック、ＲＴ倍信号ＯＮまたはＯＦＦを検出して
一定期間ＴだけＯＮ状、唇となり、このＯＮ期間中に次
のＳＴｌクロック、ＳＴ２クロック、ＲＴ倍信号ＯＮま
たはＯＦＦを検出すると、その検出時から更に時間Ｔだ
けＯＮ状態を継続する。したがって、監視タイマ１６は
Ｓ、Ｔ　ｌクロックが出力されている期間はＯＮ状態と
なり、何らかの原因でタイマ１３がＳＴｌクロック出力
停止状態となるとＯＦＦ状態となる。また監視タイマ１
７．　ｉｌｌはＳＴ２クロック。

ＲＴ倍信号受信されている期間はＯＮ状態となり、回線
断、或は接続相手装置がＳＴ２クロック。

ＲＴ信号出力停止状態にあるなどのためにＳＴ２クロッ
ク、ＲＴ倍信号受信されなくなるとＯＦＦ状態となる。

１９はレジスタ１５に保持されている選択信号、監視タ
イマ１６〜１８の監視結果および幾つかの回線系制御信
号を回線ステータスとしてマイクロプロセッサ１１が取
込むための入力バアッフ７である。上記回線系制御信号
としては、接続相手装置で発生され同装置が回線へのデ
ータ送信可能状態にあることを示すデータ送信可通知信
号（Ｃ８信号）、同装置が回線からの有効な信号の受信
状態にあることを示すデータ受信中通知信号（データチ
ャネル受信キャリヤ検出信号、以下、ＣＤ信号と称する
）、同装置が動作可能状態にあることを通知するための
動作可能通知信号（データセットレディ信号、ＤＲ倍信
号称する）、および同装置が回線から呼出されているこ
とを示すＣＩ倍信号どがある。２０は適用インタフェー
スの規格に合ったドライバ／レシーバ回路（Ｄ／Ｒ）で
ある。このドライバ／レシーバ回路２０の出力対象とな
る信号としては、上記のＳＴｌクロックの他に、接続相
手装置への送信データ（ＳＤ倍信号、送信データがある
ことを示すＲ５信号、自装置がデータ入出力可能状態に
あることを示すＥＲ倍信号ある。またドライバ／レシー
バ回路２０の入力対象となる信号としては、上記のＳＴ
２クロック、ＲＴ、Ｃ５゜ＣＤ、ＤＲ，ＣＩの他に、接
続相手装置からの受信データ（ＲＤ倍信号がある。

次に、第１図の構成の動作を説明する。

まずマイクロプロセッサ１１は、５ＩＯ１２に対してデ
ータ通信に必要な所定の各種パラメータをセットし、デ
ータ送受信の準備を行う。次にマイクロプロセッサ１１
は、データ送信要求に従ってデータ（パラレルデータ）
を５ＩＯ１２に出力する。

５１０１２は、このパラレルデータをセレクタ（ＳＥＬ
）１４からの送信用クロックに応じてシリアルデータに
変換し、ＳＤ倍信号してドライバ／レシーバ回路２０経
由で送信ライン（ＳＤ）に出力する。これに対してデー
タ入力（データ受信）は次のように行われる。まず、受
信ライン（ＲＤ）上のＲＤ倍信号ＲＴ倍信号共にドライ
バ／レシーバ回路２０を介して５１０１２に入力される
。

５ＩＯ１，２は、このＲＤ倍信号シリアルデータ）をＲ
Ｔ倍信号応じて受信してパラレルデータに変換する。マ
イクロプロセッサ１．１は、５ＩＯ１２において変換さ
れたパラレルデータを図示せぬバァッファを介して入力
する。

さてマイクロプロセッサ１１は、送受信開始前に、予め
送信用内部クロック（ＳＴｌクロック）の設定を行う。

即ちマイクロプロセッサ１１は、システムで定められた
回線スピード値をタイマ（ＴＳＴＩ）１３に設定する。

またマイクロプロセッサ１１は、５１０１２に与える送
信用クロックとして、内部クロック（ＳＴｌクロック）
を使用するか外部クロック（ＳＴ２クロック）を使用す
るかを示す情報（選択信号）を、オペレータからのコマ
ンドによる指示等に応じてレジスタ（ＲＥ　Ｇ）１５に
設定する。セレクタ（ＳＥＬ）１４は、タイマ１３で発
生されたＳＴｌクロックおよび接続相手装置からのＳＴ
２クロックのいずれか一方を、レジスタ１５に設定され
た情報（選択信号）に応じて選択し、５１０１２に対し
て送受信用クロックとして出力する。上記ＳＴＩクロッ
ク、ＳＴ２クロック。

ＲＴ倍信号それぞれ監視タイマ１６．１７．　ｉｌｌ（
ＴＭｌ、、ＴＭ２　　ＴＭ３　）により、クロック（信
号）の動作状態が監視される。この監視タイマ１６〜１
８は、前記したように入力クロック（信号）が一定時間
Ｔ内に０Ｎ１０ＦＦを行えば、その状態はＯＮとなり、
一定時間Ｔ以上停止状態であればＯＦＦとなる。マイク
ロプロセッサ１１は、レジスタ１５からの選択信号およ
び監視タイマ１６〜Ｉ８の状態信号を、幾つかの回線系
制御信号（ＣＳ。

ＣＤ、ＤＲ，ＣＩ等）と共に、入カバ７ツフア１９を介
して回線ステータスとして人力する。そして、マイクロ
プロセッサ１１は人力した回線ステータスを画面表示（
或は印刷出力）する。オペレータは、この回線ステータ
スを確認することにより、現在の回線の状態および上記
クロックの状態を知ることができる。

なお、第１図で示した外部との各種インタフェース信号
はＣＣＩＴＴ（国際電信電話諮問委員会）勧告ｖ、２４
で定められる回路番号と下記第１表に示すように対応し
ている。

第１表 Ｒ５・・・・・回路番号１０５．　ＥＲ・・・・・・回
路番号１０８／２ＳＤ・・・・・・回路番号１０３．　
ＲＤ・・・・・・回路番号１０４Ｃ８・・・・・・回路
番号１０６．　ＣＤ・・・・・・回路番号１０９ＤＲ・
・・・・・回路番号１０７．　ＣＩ・・・・・・回路番
号１２５ＲＴ・・・・・・回路番号１１５．　Ｓｒ１・
・・回路番号１１４ＳＴＩ・・・回路番号１１３゜ ［発明の効果コ 以上詳述したようにこの発明によれば、内部発生の送信
用第１クロックおよび接続相手装置からの送受信用第２
クロックのいずれか一方をシリアルインタフェースの送
信用クロックとして選択出力するための選択信号、上記
第１タロツク、第２クロックおよび受信タイミング信号
の状態の監視結果を示す監視ステータスおよび幾つかの
回線系制御信号を含む情報を、マイクロプロセッサの制
御により人力バァッファから取込んで回線ステータスと
して外部出力するようにしたので、オペレータは回線の
状態は勿論、上記各クロックの状態も監視でき、相手通
信制御装置との接続において、自通信制御装置で使用さ
れる送受信用クロックの設定誤り、および各クロックの
停止等に起因する不具合を容易に発見することができる
。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るデータ通信制御装置
のブロック構成図である。 １１・・・マイクロプロセッサ、１２・・・シリアル入
出力インタフェース（５１０）　　１３・・・タイマ（
ＴＳＴＩ、　　クロック発生手段）、１４・・・セレク
タ（ＳＥＬ）、１５・・・レジスタ（ＲＥＧ）　、１６
．１７゜１８・・・監視タイマ（ＴＭＩ　、ＴＭ２　、
ＴＭ３　）、１９・・・入力バァッファ。 出願人代理人　　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. 送信データに対するパラレル／シリアル変換並びに受信
   データに対するシリアル／パラレル変換を行うシリアル
   入出力インタフェースを備え、接続相手装置との間で同
   期式のシリアルデータ通信制御を行うデータ通信制御装
   置において、同期式通信に必要な送信用の第１クロック
   を内部発生するクロック発生手段と、このクロック発生
   手段によって発生された第１クロック、上記接続相手装
   置で発生された送受信用の第２クロックおよび受信タイ
   ミング信号の状態を監視してその監視結果を示す監視ス
   テータスを生成する監視手段と、上記第１クロックおよ
   び上記第２クロックのいずれか一方を上記シリアル入出
   力インタフェースの送信用クロックとして選択する選択
   手段と、この選択手段に与える選択信号を保持する保持
   手段と、この保持手段に保持された選択信号、上記監視
   手段によって生成された監視ステータスおよび幾つかの
   回線制御系信号を含む情報を回線ステータスとして取込
   むための入力バァッファと、この入力バァッファを制御
   するマイクロプロセッサとを具備し、入力バァッファに
   よって取込まれた回線ステータスを外部出力するように
   したことを特徴とするデータ通信制御装置。