JPH0265465A - 画像データ符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ファクシミリや電子ファイルシステム等に
用いられる画像データ符号化装置に関する。

従来の技術 例えば電子ファイルシステムでは、図面や文書などの原
稿をイメージスキャナで読み取って２値画像データ（生
画像データという）を得て、そのデータをビットマツプ
式の画像メモリに一時格納する。そのあと符号化装置が
メモリから生画像データを１ラインずつ順次読出して、
ファクシミリの符号化方式としてＣＣＩＴＴ　（国際電
信電話諮問委員会）の勧告Ｔ、４に定められている１次
元ＭＨ符号化や２次元ＭＲ符号化によって冗長度を減し
た圧縮画像データに変換する。変換後のデータは所定の
ファイル編成様式に則って光ディスク等の媒体に記録さ
れたり、あるいはファクシミリで伝送される。この種の
システムにおいて、原稿画像の幅が様々であっても、幅
を一定に揃えた圧縮画像データに変換してファイリング
したり伝送する場合がある。具体例を第４図により説明
すると（１）ある幅の原稿画像の両端内側の規定領域を
白画素に変えるブランキング処理した後で符号化処理す
る。これを第４図（ａ）に示す。

（２）ある幅の原稿画像の外側に余白を付けて、画像メ
モリにイメージスキャナから読み込まれた原稿幅より大
きい画像として符号化処理する。

例えば、Ａ５版原稿画像に余白を付けてＡ４版画像とし
て符号化し、ファイルに格納したり、ファクシミリで伝
送したりする。これを第４図（ｂ）に示す。

従来のシステムでは、イメージスキャナで読み数ってメ
モリに一時記憶する時に上記ブランキング処理をしたり
、メモリに一時記憶した小幅の画像データに対して適宜
幅の余白を付加する処理を、画像メモリに付帯した処理
回路によって行うようになっている。この処理回路によ
って余白処理した画像データを、次段の符号化装置によ
って符号化処理している。

発明が解決しようとする課題 上述したように従来の構成では、符号化装置の前段に別
の処理回路を設け、それによって画像ブタに適宜幅の余
白を形成している。この処理回路は符号化装置とは独立
した回路でちり、これの回路コストが比較的大きく、全
体のコストダウンの障害になっていた。

本発明は上述した従来の問題点に鑑みなされたもので、
その目的は、符号化装置に簡単な改良を施すことで上記
の余白処理を符号化処理と同時に内部処理できるように
することにある。

課題を解決するだめの手段 上記課題を達成するため、画像データ記憶手段から画像
データを入力し符号データ生成する符号化装置を備えた
画像データ符号化装置に、制御情報に基づき入力データ
をそのまま又は白画素信号として符号化装置へ出力する
ゲート手段と、１ラインの先頭余白幅、画像データのペ
ージ内の領域を指定するブロック幅、画像データの１ラ
インの画素を設定するページ幅を含む処理情報を記憶す
る符号化処理情報記憶手段と、制御手段を設け、余白幅
処理情報に基づきゲート手段を制御して白画素信号を出
力させ、次いでブロック幅処理情報と必要に応じて余白
幅処理情報に基づいてゲート手段を介して画像データ記
憶手段より符号化装置へ画像データを入力し、その後ペ
ージ幅処理情報に基づきページ幅となるまでゲート回路
より白画素信号を符号化装置に出力して１ラインの符号
化処理を行うようにしたものである。

作用 上記構成により符号化装置に画像データを順次導入して
ゆく過程で、■ライン毎に、余白幅、次いて画像データ
、次に再び余白幅が入力され画像データの前後の所定幅
が余白化される。

実施例 以下本発明の一実施例を第１図〜第３図、第５図〜第１
Ｏ図を用いて説明する。

第１図は本発明の一実施例による符号化復号化装置の概
略構成を示す。本実施例では一次元ＭＨ符号化、２次元
ＭＲ符号化を行う。第５図は本符号化復号化装置の機能
を説明したもので原画像幅と同一幅として画像の両側に
余白を設けた場合と、原画像幅の両側に余白を設けた場
合を示す。

符号化復号化装置は、符号化データ、符号化参照データ
及び復元された画像データを一時的に保持するもので上
段は参照ライン用、下段は符号化ライン用でちる画像デ
ータ入出力ＦＩＦＯＩ、ＦＩＦＯＩの上段および下段用
のゲー）４０．４１．符号化データ、符号化参照データ
の変化画素の検出回路及び符号化復号化モードの判定回
路から構成される変化画素検出・モード判定部２．符号
化モードの検出結果を一時的に保持するランチ回路３゜
ランレングス符号やＭＲ符号を書き込んだ符号ＲＯＭ４
．符号ＲＯＭの出力データをシリアルデータに変換する
Ｐ／Ｓ変換回路５．シリアルデータをワードサイズに揃
えるための／フトレジスタ６゜上記４〜６の処理タイミ
ングを供給するタイミング制御回路７．タイミング制御
回路７の処理によってワードサイズに揃った符号化デー
タを一時的に保持する符号化データ出力ＦＩＦＯ８，Ｆ
ＩＦ０８に対する人出力タイミングを制御するタイミン
グ制御回路９．復号化すべきデータを一時的に保持する
符号化データ入力ＦＩＦＯＩＯ，ＦＩＦＯ１０に対する
データの入出力を制御するタイミング制御回路１１．Ｆ
ＩＦＯＩＯの出力データのランチ回路１２．タイミング
制御回路１３．復元用の符号ＲＯＭ］４．　　ラッチ１
２の出力を符号ＲＯＭ１４の検索用に変換するための変
換回路１５．復号コードを一時的に保持するだめのラッ
チ回路１６２本符号化復号化装置全体を制御するシーク
／すと演算回路から成る制御部１７．制御部１７の制御
下にある制御部１８゜画像データ入出力ＦＩＦＯＩのタ
イミング制御回路１９２画像データのメモリに対する入
出力を制御する画像データインタフェース部２０．マル
チプレクサ２１．ＭＰＵとツインタフエース部２２．Ｍ
ＰＵがアクセスするレジスタファイル乙、制御部１７の
内部状態を表示するステータスレジスタ２４．動作モー
ドを指示するコントロールレジスタ５１画像データバス
２６．アドレスバス２７２画像メモリアクセス制御信号
２８．ＤＭＡ転送を実行する制御信号２９、ＭＰＵがレ
ジスタファイルｎをリード／ライトするためのアドレス
信号３０．　　Ｒ／Ｗ、データ要求２割９込み要求など
から成るＭＰＵ、ＭＰＵ周辺デイバイスに対する制御信
号３］、　３２．　ＭＰＵのデータバス３３．ステータ
スレジスタ２４への入カライン鯛、コントロールレジス
タ５よりの出力ラインあ、レジスタファイル乙の出力ラ
イン３６．データバス３７．制御信号ライン羽、３９．
ゲート４０．４］への制御ライン４２．４３．制御部１
７の入出力信号からなる制御バス４４よυなる。

第２図は第１図の制御部１８の内部構成を示す。

その構成は、マルチプレクサ１８１．　１８２．　　レ
ジスタ１８３．１８４．１８５．算術論理演算部（ＡＬ
Ｕ）　１８６゜シフタ１８７．ＡＬＵＩ８６の演算結果
を保持するアキュムレータ１８８．比較器１９０．比較
器１９０の出力信号１９１．パラメータ格納レジスタフ
ァイル１ｇ２゜スタックポインタ１９３．スタックファ
イル１９４゜プログラムカウン７１９５．入力信号関の
内容によってその処理アドレスを決めるマツピングＲＯ
Ｍ１９６、マルチプレクサ１９７．マイクロプログラム
ＲＯＭ１９８．ＲＯＭ１９８の出力をランチするパイプ
ラインレジスタ１９９．マルチプレクサ２００１次アド
レスコントローラ２０１からなる。

第３図は第１図中のゲー）４０，４１の構成を示すもの
であり、画像データ４４．４６が制御信号４２．４３に
よりゲートされ、ゲートされた画素は白画素として４５
．４７上に出力される。

第６図は１ライン内の制御パラメータを図示したもので
ある。向かって左側からイメージスキャナによってスキ
ャンされたものとしている。第６図ではパラメータのペ
ージ＠ＰＷＤＲ，ブロック幅ＢＷＤＲ，余白幅０ＢＸＲ
の位置と、制御信号４２、４３のＯＮ、ＯＦＦタイミン
グの対応を示している。

第７図はブランキング処理を説明するだめの画像メモリ
内におけるデータ構成と上記パラメータの対応を示した
ものである。

第８図は余白処理を説明するだめの、画像メモリ内にお
けるデータ構成とパラメータの対応を示したものである
。

第９図、第１０図は処理の概略フローを示すものである
。

以上のように構成された符号化復号化装置について以下
その動作をブランキング処理と余白付加処理に分けて説
明する。まずブランキング処理の場合について説明する
。画像メモリ内には、第６図のブロック幅で定義される
ページ内ブロックの第１画素を含むワードデータから最
終画素を含むワードデータが入っているものとする。第
７図に示すように、ラインの先頭アドレスを５ＴＲＡ。

第６図のワードＡＫ対応するデータのアドレスをＬＭＡ
、　　ワードＢＫ対応するアドレスをＲＭＡとする。ま
たＬＭＡ、ＲＭＡのデータ内でブランキング処理するビ
ット数を各々ＬＢＯＦ、ＲＢＯＦとする。第６図に示し
たページ幅、ブロック幅。

余白幅は第７図では図示したようにワードデータに対応
する。フレーム幅ＦＷＤＲは、メモリ内でのラインｍ位
のデータの配置開隔に対応する。以上のパラメータを定
義して、本符号化復号化装置の動作を第９図、第１Ｏ図
の処理に従って説明する。

ステップ１００はラインの先頭アドレスＳ　ＴＲＡと余
白ビット数０ＢＸＲ，ブロック＠ＢＷＤＲから、第７図
に示したアドレスＬ　Ｍ　ＡとＨＭ　Ａを計算する。こ
れらの計算はレジスタファイル１９２の中に設定された
パラメータとＡ　Ｌ　Ｕ　１８６によって実行する。計
算結果はレジスタファイル１９２に入る。ステップ１０
１は、第７図に示すＬＢＯＦとＲＢＯＦを計算する。Ｌ
ＢＯＦはアドレスＬＭＡのデータ内での余白処理すべき
ピント数を示し、ＲＢＯＦはアドレスＲＭＡのデータ内
での余白処理すべきビット数である。ＬＢＯＦ、ＲＢＯ
Ｆも演算結果としてレジスタファイル１９２の中に入れ
ておく。ステップ１０２ではビット単位で設定された余
白幅０ＢＸＲが何ワードに対応するか、そのワード数を
計算する。ステップ１０３は、ライン先頭アドレスとし
て画像メモリから読み込む第」ワードのアドレスを画像
メモリのインタフェース回路」内部のレジスタに設定す
る。この設定値がアドレスＴ上に出力される。このアド
レスとしてＬ　ＭＡを設定しておく。ステップ１０４で
はコンバレタ１９０の入力レジスタ１８９に比較すべき
アドレスを設定する。ここでは、ＲＭＡの１ワード前の
アドレスを設定する。以上でパラメータの計算、設定が
終了し、ステップ１０５以降で符号化処理を行う。ステ
ップ１０５でゲート信号４３をＯＮする。この処理によ
って第３図に示す信号４７は白画素信号となる。なお、
この処理例はＭＨ符号化の例であり、ＭＲ符号化の時は
、ステップ１０５で参照ラインの画像データを余白処理
するために、信号４２もＯＮＬ、なければならない。ス
テップ１０６では余白画素１ワードを変化画素検出・モ
ード判定部２に入力し、符号化処理を行う。ステップ１
０７ではステップ１０２で計算した余白ワード数から１
をマイナスする。ステップ１０８ではステップ１０７の
結果がゼロになったかどうか判断する。ゼロでなければ
ステップ１０６からステップ１０８を繰り返す。ステッ
プ１０７の結果がゼロになった時にワード単位の余白処
理が終了する。

ステップ１０９でゲート信号４３をＯＦＦとする。

ステップ１１０〜ステツプ１１２では、アドレスＬＭＡ
のデータ内のビット単位の余白処理を行う。

ステップ１１０は、ステップ１０３で画像メモリのイン
タフェース回路」内に設定したアドレスＬＭＡのデータ
を内部に人力する。アドレスＬＭＡのデータはデータバ
ス２６上に画像メモリから出力され、マルチプレクサ２
１を通って、内部データバス３７に出力され、レジスタ
ファイル１９２に入力すれる。

ステップ１１１ではステップ１１０で入力したＬＭＡの
データに対して、ＬＢＯＦビットの余白処理を実行する
。ワード内の余白処理はシフタ１８７によってＬＢＯＦ
ビット左シフト、同ビット数の右シフトを行うことによ
って実行する。ステップ１１２は、ステップ１１１で処
理したワードデータを内部データバス３７．マルチプレ
クサ２１を通して、画像人力バノファ１に入力する。こ
のデータは画像人カバソファ１の最も左側の位置に送ら
れる。ステップ１１３〜１１４は通常の符号化を行う。

ステップ１１３では、ワード内の余白処理したデータが
変化画素検出・モード判定部２に送られる。変化画素検
出・モード判定部２では、このデータを以前に入力した
データに続けて処理する。したがって、処理したＬＭＡ
データ内部に変化画素が存在すれば、そのワード内ビッ
ト位置と、余白処理したワード数のビット数換算値との
和が最初の白ラインの長さになる。ステップ１１４では
ステップ１０４で設定したアドレスまで通常符号化した
がどうかの判断を行っている。ステップ１０４ではＲＭ
Ａの１ワード前のアドレスを設定しているので、そのア
ドレスまで通常の符号化を実行する。ステップ１１５か
らステップ１１７ではＲＭＡのデータ内部のビット単位
の余白処理を実行する。これはステップ１１０〜ステツ
プ１１２と同様である。ステップ１１８では余白処理し
たＨＭＡデータの符号化を行う。ステップ１１９では、
コンパレータ人カレジスｐ　ｔ８９　Ｋ　１ラインの最
終ワードのアドレスヲ設定する。ステップ１２０では再
び信号４３をＯＮＩ、て画像データを余白化する。この
処理はステップ１２１゜１２２を繰返してライン端に至
るまで続けられる。

以上のようにしてページ内のブランキング処理が実現で
きる。

ぺ〜ジの外側に対する余白付加は次のようにして実行す
る。画像メモリ内には第８図に示すように、ブロック幅
ＢＷＤＲごとに１ラインの実際の画像データが入ってい
るものとする。この場合には、７Ｌ／−ム幅とブロック
幅は等しくなる。ＬＭＡとしては、ブロックの先頭ワー
ドのアドレスが対応し、ＲＭＡとしては、ブロックの最
終ワードのアドレスが対応する。ラインの先頭アドレス
は余白幅０ＢＸＲとＬＭＡから、仮想的な値として決め
ることができる。以上のように値を決めて、第９図、第
１０図の処理フローに従ってページの外側に余白を付け
た形で符号化することができる。

第８図ではＬＢＯＦ、ＲＢＯＦを各々０として図示して
いるが、これらは０である必要はない。また以上説明し
た処理は、マイクロフログラムコントローラ１９３〜２
０１の制御下で実行することができる。

発明の効果 以上詳細に説明したように、本発明の装置においては、
符号化ラインの片側から余白化する画素数、それに続い
て通常の符号化を行う画素数を記憶手段に設定すること
で、外部の付加回路を用いずに、符号化装置の内部処理
によって、画像の左右に所定の余白を設けたデータの符
号化が行える。

これによって、例えばＡ５版サイズのページの両端に余
白を付けてＡ４サイズにして符号化し、それを伝送し、
受信側でけＡ４版サイズとして復号する等の処理が容易
に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例による符号化復号化装置の概
略構成図、第２図は第１図における制御部１８の概略構
成図、第３図は第１図におけるゲト回路４０．４１の構
成図、第４図はブランキング処理と余白処理の説明図、
第５図は本発明によって実現する機能の説明図、第６図
はパラメータの説明図、第７図、第８図はメモリ内のデ
ータ構成図。 第９図、第１Ｏ図は処理フロー図である。 １・・人カバノファ、２・・変化画素検出・モード判定
部、４・・−符号テーブルＲＯＭ、５・・・パラレル／
ノリアル変換回路、６・・シフトレジスタ、７・・タイ
ミング制御回路、８・・・符号バッファ、’１７．１８
・・・制御部、２１・・マルチプレクサ、２０．２２・
・・インタフェース回路、４０．４１・・ゲート、４２
．４３・・・ゲート制御ライン、ＩＯ２・・・パラメー
タ格納レジスタファイル。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第 図 （α） ＜ｂ＞ ）すし灘ｂイ号ｋ ｉｔ元ｄ≧ｂ４堰に 第 第５ 図 図 １工ノ ｑｌ　デこ迩レイ象 第 図 第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. １、画像データを記憶する画像データ記憶手段と、該画
   像データを入力して符号データを生成する符号化装置と
   を備えた画像データ符号化装置において、制御情報に基
   づき入力データをそのまま又は白画素信号として前記符
   号化装置へ出力するゲート手段と、１ラインの先頭側の
   余白幅、画像データのページ内の領域を指定するブロッ
   ク幅、画像データの１ラインの画素数を設定するページ
   幅を含む処理情報を記憶する符号化処理情報記憶手段と
   、前記余白幅処理情報に基づき前記制御情報を前記ゲー
   ト手段に出力して白画素信号を出力させ、次いで前記ブ
   ロック幅処理情報と必要に応じて前記余白幅処理情報に
   基づいて前記ゲート手段を介して前記画像データ記憶手
   段より前記符号化装置へ画像データを入力し、その後前
   記ページ幅処理情報に基づきページ幅となるまで前記制
   御情報を前記ゲート手段に出力して白画素信号を前記符
   号化装置に出力して１ラインの符号化処理を行うよう制
   御する制御手段とを設けたことを特徴とする画像データ
   符号化装置。