JPH0265570A - ゲートパルス生成回路 - Google Patents

ゲートパルス生成回路

Info

Publication number
JPH0265570A
JPH0265570A JP63218147A JP21814788A JPH0265570A JP H0265570 A JPH0265570 A JP H0265570A JP 63218147 A JP63218147 A JP 63218147A JP 21814788 A JP21814788 A JP 21814788A JP H0265570 A JPH0265570 A JP H0265570A
Authority
JP
Japan
Prior art keywords
pulse
circuit
gate pulse
composite video
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63218147A
Other languages
English (en)
Inventor
Toshiaki Tanaka
利秋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP63218147A priority Critical patent/JPH0265570A/ja
Publication of JPH0265570A publication Critical patent/JPH0265570A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 C産業上の利用分野〕 本発明はテレビジョン受像機において、安定したDCク
ランプをおこなうためのゲートパルスを生成する回路に
関する。
〔従来の技術〕
テレビジぢン受像機においては、RGBインタフェース
回路のRGB信号のDC(直流)レベルを一定に保持す
るために水平同期信号のバックポーチにゲートパルスを
与える必要があるが、従来は第3図に示すように、入力
端子lに入力する複合映像信号から同期分離回路2で水
平同期信号を抜き取り、次段の波形整形回路37波形整
形すると共にバックポーチのタイミングに合うように位
相をずらして、ゲートパルスを生成し、出力端子4より
出力していた。
第4図は第3図を具体化した回路であり、同期分離回路
2はコンデンサC1l、C12と抵抗1111.1?1
2゜R13およびトランジスタQllとで構成し、波形
整形回路3は抵抗R14,R15,R16とコンデンサ
C13゜C14,C15およびコイルLllとで構成し
ていた。
〔発明が解決しようとする課題〕
しかしながら、上述の如く水平同期信号を利用してゲー
トパルスを得る方式では弱電界等で複合映像信号にノイ
ズが混入しているとき、あるいは複合映像信号が無いと
きなどにはDCクランプに用いるための安定したゲート
パルスを得ることができなかった。
また、黒画面の受像管を用いたテレビジョン受像機では
、複合映像信号が無くなると画面が暗くなるために電源
スィッチを切り忘れる等の問題があった。
したがって、本発明では複合映像信号の強弱や有無に関
係なく、安定したゲートパルスを得ることができるゲー
トパルス生成回路を提供することを目的としている。
C課題を解決するための手段〕 本発明は上記の課題を解決するためになされたものであ
り、フライバックトランスよりのフライバックパルスを
第1の微分回路を介してトランジスタのベースに入力し
、同トランジスタの出力に第2の微分回路を結合すると
共に、同微分回路の出力波形の正負の何れか一方をクラ
ンプせしめてDCクランプ用パルス源として構成した。
〔作用〕
上記構成によれば、フライバックパルスは第1の微分回
路を介してトランジスタのベースに入力され、ベース電
位が所定の値以下のとき同トランジスタはオフし、矩形
波の出力パルスを発生させるが、同パルスを第2の微分
回路を介して取り出し、正負からなる同出力波形のうち
水平同期信号のバックポーチとタイミング的に合わない
何れが一方をダイオードによりクランプすることにより
DCクランプ用パルス源としてのゲートパルスを生成す
ることができる。
〔実施例〕
以下、本発明の一実施例について第1図および第2図に
基づいて説明する。
第1図はゲートパルスを生成する回路図で、フライバッ
クトランス(図示省略)から、例えば、電圧取り出し用
の1ターンコイル等により出力されるフライバンクパル
スを元にしてゲートパルスを生成するように構成してい
る。
第1図の回路構成について説明すると、1はフライバッ
クパルスの入力端子で、同人力端子1とトランジスタQ
1のベース間には抵抗R1に直列に接続したコンデンサ
CIと接地抵抗R2とから成る第1の微分回路を介装し
ている。
同トランジスタQ1のコレクタは負荷抵抗R3を介して
接地すると共にゲートパルスの出力端子4との間にコン
デンサC2と接地抵抗R4とから成る第2の微分回路を
介装し、同出力端子4寄りには陽極を接地したダイオー
ドDIの陰極を接続している。
同トランジスタQlのエミッタは一電位のVee ii
源に接続している。
ツツいて、回路動作について第2図(a)〜 (e)と
合わせて説明すると、入力端子lから入力するフライバ
ックパルスは第2図(b)に示すような山形のパルス波
形で第2図(a)の複合映像信号の水平同期信号と同期
している。
このフライバンクパルスは抵抗R1を通り第1の微分回
路CI、 R2により微分され、トランジスタQ1のベ
ースに印加されるが、そのときのベース波形は第2図(
C)に示すようにフライバックパルスの立ち上がりと同
時にコンデンサC1に充電される充電波形電圧となり、
立ち下がり時(後部)には充電波形電圧とほぼ同じ大き
さの逆向きの放電波形電圧となっている。
また、フライバックパルス入力がないときのベース電位
はOvで、トランジスタQlのエミッタは−電位のVe
e電源に接続されているため、ベース・エミッタ間には
電位差を有し、コレクタ・エミッタ間は導通状態にあり
、コレクタ電位はエミッタ電位とほぼ等しい一電位に保
持されている。
ところで、ベースに前記ベース波形の信号電圧が印加さ
れ、充電波形電圧から放電波形電圧に変わりベース電位
がエミッタ電位とほぼ等しくなるとトランジスタQ1は
オフし、第2図(d)に示すようにコレクタ電位はOv
まで立ち上がるが、ベース電位が上昇してエミッタ電位
よりも高くなると再びトランジスタQlはオンし、コレ
クタ電位はエミッタ電位とほぼ等しくなり第2図(d)
に示すような矩形波のパルスのコレクタ波形を形成する
このパルス信号は第2図(a)と (d)から明らかな
ように複合映像信号のバックポーチに同期している。
上述のように形成されたパルス信号はコンデンサC2と
抵抗R4とから成る第2の微分回路より出力されるが、
その出力波形は正負から成り、ダイオードD1は前記負
に相当する逆方向のパルスを打ち消すと共にピーククラ
ンプを行わせる役目をもっている。
逆方向のパルスを打ち消されてできた出力信号波形は第
2図(e)に示すとおり第2図(a)、の複合映像信号
のバックポーチに同期しているので出力端子4よりゲー
トパルスとして取り出すことができる。
なお、上記のフライバックパルスは常時出力していて複
合映像信号がある時はその複合映像信号の水平同期信号
と同期しているので、このフライバンクパルスを元にし
て生成されるゲートパルスは、複合映像信号のバックポ
ーチに絶えず同期したパルスにすることができ、安定し
たDCクランプをおこなうことができる。
また、複合映像信号のないとき、あるいは弱電界で複合
映像信号が確実に得られない場合には当然のことながら
DCクランプの対象となるバックポーチは存在しないが
、実際には何らかのノイズ信号が発生しており、このノ
イズ信号を前述のフライバックパルスを元に生成したゲ
ートパルスにてクランプすることができるので受像管に
も何らかの信号が出力され、黒画面の受像管を多少とも
明るくすることができるので電源スィッチの切り忘れ防
止対策としても役に立つ。
〔発明の効果〕
以上説明したように、本発明によれば、複合映像信号の
強弱や有無に関係なく、フライバックパルスを元にして
ROB信号のDCレベルを一定に保持するための安定し
たゲートパルスを生成できるので、色彩的に安定した映
像を再生できる他、複合映像信号が無いときには上記ゲ
ートパルスにて、テレビジョン受像機内で発生するノイ
ズ信号をクランプするので黒画面の受像管を多少とも明
るくすることができ、複合映像信号が無くなったときに
発生し易い電源スィッチの切り忘れ防止対策としても役
に立つ。
【図面の簡単な説明】
第1図は本発明の一実施例を示すゲートパルス生成の回
路図、第2図(a)〜(e)は同回路の動作説明のため
の波形図、第3図は従来のゲートパルス生成の回路図、
第4図は第3図の詳細な回路図である。 図中、1・・・・入力端子、4・・・−出力端子、ql
・・−・・トランジスタ、Dl・・・・・ダイオード、
CI、 C2−・−コンデンサ、R1−R4・・・・抵
抗、Vee ・−−一電源。 第3図 特許出願人  株式会社富士通ゼネラル第4図

Claims (1)

    【特許請求の範囲】
  1.  フライバックパルスを第1の微分回路を介してトラン
    ジスタのベースに入力し、同トランジスタの出力に第2
    の微分回路を結合すると共に、同微分回路の出力波形の
    正負の何れか一方をクランプせしめてDCクランプ用パ
    ルス源としたことを特徴とするゲートパルス生成回路。
JP63218147A 1988-08-31 1988-08-31 ゲートパルス生成回路 Pending JPH0265570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63218147A JPH0265570A (ja) 1988-08-31 1988-08-31 ゲートパルス生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63218147A JPH0265570A (ja) 1988-08-31 1988-08-31 ゲートパルス生成回路

Publications (1)

Publication Number Publication Date
JPH0265570A true JPH0265570A (ja) 1990-03-06

Family

ID=16715380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63218147A Pending JPH0265570A (ja) 1988-08-31 1988-08-31 ゲートパルス生成回路

Country Status (1)

Country Link
JP (1) JPH0265570A (ja)

Similar Documents

Publication Publication Date Title
JPH021436B2 (ja)
US5191434A (en) Synchronizing signal restoration circuit
JP2572794B2 (ja) 三角形状の曲線経過を有する電圧の生成方法及び回路装置
US5596250A (en) Timing of deflection waveform correction circuit
JPS59182673A (ja) テレビジヨン表示装置用の周波数位相制御回路
JPH0265570A (ja) ゲートパルス生成回路
JPS5854545B2 (ja) 水平同期装置
US4258390A (en) Video signal processing circuit
US4600944A (en) Low cost synchronizing signal separator
US3764744A (en) Line time base in television receiver
US6108043A (en) Horizontal sync pulse minimum width logic
JPH067631Y2 (ja) 映像信号処理回路
US5331352A (en) Contrast control wherein reference pulse detection occurs every other line period and wherein clamping occurs in remaining line periods
JPS6327165A (ja) ビデオ表示装置の同期パルス分離器
JPS5814791B2 (ja) 抜き取りパルス発生装置
US3974420A (en) Deflection apparatus
KR800000349B1 (ko) 버어스트 게이트 펄스 발생기
JPH0681241B2 (ja) 直流再生回路
JPS63128871A (ja) 水平ブランキングパルス発生回路
US3456075A (en) Phase comparison circuit
JP2568055Y2 (ja) テレビジョン信号のクランプ装置
JPS6037594Y2 (ja) 走査線位置検出同期回路
JP3633935B2 (ja) 適応デインタレースによりライン状フリッカを抑制するビデオ表示装置
KR880000411Y1 (ko) 문자방송 수신기에서 문자 데이타 발췌를 위한 기준전압 발생회로
JPH0670186A (ja) テレビジョン垂直鋸歯状波発生回路