JPH0266628A

JPH0266628A - 情報処理装置

Info

Publication number: JPH0266628A
Application number: JP21915688A
Authority: JP
Inventors: Kenji Matsubara; 健二松原; Seiji Nagai; 長井　清治; Kazunori Kuriyama; 和則栗山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-08-31
Filing date: 1988-08-31
Publication date: 1990-03-06
Anticipated expiration: 2010-12-20
Also published as: JPH07120281B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、情報処理装置に関し、特に、パイプライン処
理方式により命令処理を先行制御して処理する情報処理
装置に関するものである。

〔従来の技術〕

従来、この種のパイプライン処理方式をとる情報処理装
置は１例えば、特開昭５８−９６３４５号公報に記載の
ように、複数の命令バッファを設け、分岐命令の実行に
先立ち、分岐先命令の処理のストリーム（記憶装置から
読出された一連の命令列）の読出しを行ない、分岐成立
の判定が下ると、命令デコード回路への入力を分岐命令
が出現したストリーム（メインストリーム）から分岐先
命令処理のストリームに直ちに切換えることにより、分
岐先命令読出しのオーバーヘッドを減らしている。

また、各命令バッファに対応するアドレスバッファに、
命令処理のストリームの読出しアドレスを保持し、命令
が実行されるとき、当該命令の命令長を処理中のストリ
ームに対応するアドレスバッファのアドレスに加算して
連続する次命令アドレスを求める。分岐命令が実行され
るときには、連続する次命令アドレスを求めるとともに
、分岐先のターゲットストリームに対応するアドレスバ
ッファの命令読出しアドレスを選択し、分岐先命令アド
レスを求めている。これらの連続する次命令アドレス、
分岐先命令アドレスは当該命令の実行中に割込みや障害
が発生した場合の復帰アドレスとして用いられる。この
処理実行中の命令アドレスは、命令カウンタレジスタに
格納されて、命令処理実行の管理に用いられる。このよ
うな命令処理の実行を管理する命令カウント値（実行中
の命令のアドレス）を、ここでは命令カウンタと称する
。

第３図は、従来のパイプライン処理方式の情報処理装置
の一例の要部を示すブロック図である。

第３図において、３１は第１の命令バッファ、３２は第
２の命令バッファ、３３は第３の命令バッファである。

３４はセレクタ、３５は命令デコード回路、３６は分岐
判定回路、３７は実行待ち命令キュー、３８は実行待ち
命令キュー３７からの命令情報を選択するセレクタであ
る。３９は命令アドレス加算器、４０〜４２は命令アド
レス加算器３９または命令デコード回路３５からの命令
カウンタを選択するセレクタ、４３は第１の命令カウン
タバッファ、４４は第２の命令カウンタバッファ、４５
は第３の命令カウンタバッファ、また、４６はセレクタ
である。この情報処理装置において、命令の処理はパイ
プライン処理方式により処理される。すなわち、各々の
命令処理の実行は、一連の命令列のストリームを形成し
、そのストリームにおいて、各処理ステージ（命令読出
しステージ、デコードステージ、オペランド読出しステ
ージ、演算実行ステージ等）を順次に進めてパイプライ
ン処理で実行される。

命令列１は、命令処理のストリーム毎に、各々の命令バ
ッファ３１〜３３に格納されており、命令カウンタバッ
ファ４３〜４５とそれぞれ対応している。

次に実行する命令は、分岐判定回路３６からの制御信号
によって選択され、例えば第１の命令バッファ３１から
セレクタ３４により選択され、命令デコード回路３５に
供給されて、デコードされる。命令デコード回路３５は
命令をデコードすると、命令長と命令ストリーム番号と
を、命令の演算実行時に必要なセットアツプ情報と共に
、実行待ち命令キュー３７に格納する。実行待ち命令キ
ュー３７に格納された命令処理の情報は、セレクタ３８
により選択され、セットアツプ情報２ａ、命令長２ｂ、
命令ストリーム番号２ｃとがそれぞれに出力される。演
算実行ステージに入るとき、命令カウンタバッファ４３
〜４５の中から、該命令処理のストリームに対応する命
令カウンタが命令ストリーム番号２ｃの指示でセレクタ
４６により選ばれて出力される。また、命令アドレス加
算器３９は、当該命令カウンタに命令長２ｂを加えて、
次の命令カウンタとして。

セレクタ４０〜４２を介して元の命令カウンタバッファ
に設定される。

分岐命令が命令デコード回路３５によりデコードされる
と、命令デコード回路３５からは分岐先命令アドレスが
出力され１分岐先命令に対するストリームを形成するた
め、命令列１から命令が読み出され、空いている命令バ
ッファ３１〜３３のいずれかに格納される。このとき、
命令デコード回路３５から出力される分岐先命令アドレ
スが対応する命令カウンタバッファ４３〜４５に保持さ
れる。

このような情報処理装置における命令処理動作を具体的
に、分岐命令を含んだ命令列の処理を実行する場合を例
にして、命令処理に対応するストリームが生成されて命
令処理が行なわれる様子を説明する。

第４図は、第３図の情報処理装置の命令処理動作を説明
するための命令ストリームの例を示す図である。情報処
理装置が命令列の命令処理を実行する場合、命令処理の
ストリームを生成して、パイプライン処理により命令処
理を実行する。まず、実行する命令列のストリームが第
１の命令バッファ３１に格納され、命令カウンタが第１
の命令カウンタバッファ４３に設定される。これにより
、メインストリームとなる第１のストリーム＃０を生成
して、パイプライン処理による命令列の命令処理が実行
される。ストリーム＃０の命令処理５０が進み、分岐命
令５１が出現すると、分岐命令５１によって、分岐先の
命令処理５２に対するストリーム＃１を生成する。この
ため、分岐先の命令列の命令を格納する第２の命令バッ
ファ３２が確保されて、分岐先命令アドレスが第２の命
令カウンタバッファ４４に設定される。分岐判定回路３
６により、パイプライン処理の演算実行ステージで命令
の演算が実行される前に分岐成立判定が行なわれたとす
ると、パイプライン処理で行う先行制御の命令処理はス
トリーム＃１に移る。そして、次にストリーム＃１の命
令処理５２の実行へと進む。命令処理５２が進むと、次
にストリーム＃１における処理の中で分岐命令５３が出
現する。この場合も、前述と同様にして、分岐命令５３
によって、分岐先の命令処理５４に対応するストリーム
＃２を生成するため１分岐先の命令列の命令を格納する
第３の命令バッファ３３を確保して、分岐先命令アドレ
スを第３の命令カウンタバッファ４５に設定する。分岐
命令５３の処理において分岐判定が直ちに行なえない場
合には、非分岐のストリームの命令処理５５が同時に進
められる。この場合、ストリーム＃１において、再び分
岐命令５６が出現すると、前述と同様にして、新たに分
岐先の命令処理のためのストリームを生成することにな
る。この時、ストリーム＃０に対応していた第１の命令
バッファ３１は使用されていないため、分岐命令５６に
よって第１の命令バッファ３１を確保しようとするが、
未だ分岐命令５１の演算実行ステージが実行されていな
い場合には、第１の命令カウンタバッファ４３を解放す
ることができない。このため、分岐命令５６のデコード
は、分岐命令５１の演算実行が行なわれるまで、待たさ
れてしまうことになり、パイプライン処理の流れが乱れ
て、命令の処理速度が低下してしまう。

〔発明が解決しようとする課題〕

上述のように、従来のパイプライン処理方式の情報処理
装置においては、分岐命令の判定が早く下り、もはや命
令バッファ中のストリームの命令が不要となった場合で
も、命令処理のストリームにおける読出しアドレスを格
納している命令カウンタバッファは、命令バッファに対
応しているため、当該分岐命令が実行されて命令カウン
タを求めるまでは、該当する命令バッファを解放できな
い。このため、後続する分岐命令の分岐先ストリームに
おける命令読出しが待たされてしまい、命令処理の性能
向上が困難になっているという問題点がある。

本発明は、上記問題を解決するためになされたものであ
る。

本発明の目的は、パイプライン処理方式で命令処理を行
う情報処理装置において、分岐判定が下り、命令バッフ
ァ中の命令が不必要となった場合に、速やかに命令バッ
ファを解放し、後続の分岐命令の分岐先のストリーム読
出しを可能にすることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、命令の読
出し、デコード、オペランド読出し、および実行の各処
理ステージを順次に行い、各々の命令に対する処理をオ
ーバーラツプして行うパイプライン処理方式の情報処理
装置において、処理する命令列の一連の命令のストリー
ムを格納する複数の命令バッファと、各ストリームの命
令読出しアドレスを保持し、前記命令バッファとは独立
に制御できるアドレスバッファとを有することを特徴と
する。

〔作用〕

前記手段によれば、パイプライン処理方式の情報処理装
置において、処理する命令列の一連の命令のストリーム
を格納する複数の命令バッファと、各ストリームの命令
読出しアドレスを保持し、前記命令バッファとは独立に
制御できるアドレスバッファとが備えられる。各々のス
トリームの読出しアドレスは、命令バッファとは独立に
制御されるアドレスバッファに格納され、該アドレスバ
ッファにより命令カウンタが求められる。分岐先ストリ
ームの読出しが行なわれるとき、読出しアドレスはアド
レスバッファに格納される。命令が実行されるとき、当
該命令ストリームに対応するアドレスバッファに格納さ
れている命令カウンタに命令長を加算することにより連
続する次の命令アドレスが求められる。また、分岐命令
が実行されるとき、連続する次の命令アドレスを求める
制御に加えて、分岐先入！〜リームに対応するアドレス
バッファを選択して分岐命令アドレスを求める。

これにより、命令カウンタを格納しているアドレスバッ
ファの解放は分岐命令の実行によりメインストリームか
ら分岐先ストリームに切換えられるときに行われる。こ
のように命令カウンタが命令バッファとは独立に求めら
れるため１分岐命令の判定が下れば、不要となった命令
バッファをただちに解放することが可能となる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかるパイプライン処理
方式の情報処理装置の要部を示すブロック図である。第
１図において、１１は第１の命令バッファ、工２は第２
の命令バッファ、１３は第３の命令バッファである。１
４はセレクタ、１５は命令デコード回路、１６は分岐判
定回路、１７は実行待ち命令キュー、１８は実行待ち命
令キュー１７からの命令情報を選択するセレクタである
。１９は命令アドレス加算器、２０は命令カウンタキュ
ー、２１は命令カウンタキュー２０からの命令カウンタ
を選択するセレクタ、２２は命令アドレス加算器１９ま
たはセレクタ２１からの命令カウンタを選択するセレク
タ、２３は命令カウンタレジスタである。

この情報処理装置において、命令の処理はパイプライン
処理方式により処理され、各々の命令処理が一連の命令
列のストリームを形成し、そのストリームにおいて、命
令処理を命令の読出しステージ、デコードステージ、オ
ペランド読出しステージ、演算実行ステージの各々の処
理ステージを順次に進めて実行される。

命令列１は命令処理のストリーム毎に、各々の命令バッ
ファ１１〜１３に格納される。これらの命令のストリー
ムに対応する命令読出しアドレスは、それぞれ命令カウ
ンタキュー２０に格納される。次に実行する命令は、分
岐判定回路１６からの制御信号によって選択され、例え
ば第１の命令バッファ１１からセレクタ１４により選択
され、命令デコード回路１５に供給されて、デコードさ
れる。命令デコード回路１５は命令をデコードすると、
命令長、後続命令が分岐先命令であるかどうかを示す後
続分岐先フラグとが、命令の演算実行時に必要なセット
アツプ情報と共に、実行待ち命令キュー１７に格納され
る。この後続分岐先フラグは、デコードされた命令が分
岐命令であり、引続いて分岐先ストリームを処理する場
合に論理ｔｌ　Ｉ　＋＋となる。また、分岐命令がデコ
ードされた場合には、分岐先命令アドレスが命令カウン
タキュー２０に格納される。

実行する命令（命令情報）がセレクタ１８により選択さ
れて、演算実行ステージに入るとき、命令カウンタレジ
スタ２３により命令カウンタが出力される。このとき、
後続分岐先フラグが論理“Ｏ＋＋の場合には、実行待ち
命令キュー１７からセレクタ１８を介して出力された後
続分岐先フラグ２ｄによりセレクタ２２を制御して、命
令カウンタレジスタ２３に格納されている命令カウンタ
に命令長２ｂを加えた命令アドレス加算器１９からの出
力である命令カウンタを選択して、命令カウンタレジス
タ２３に設定する。一方、後続分岐先フラグが論理ＩＩ
　Ｉ　＋＋の場合には、セレクタ２２を制御して、命令
カウンタキュー２０からセレクタ２１を介して出力され
た命令カウンタを選択して、命令カウンタレジスタ２３
に設定する。

次に、このような情報処理装置における命令処理動作を
具体的に、分岐命令を含んだ命令列の処理を実行する場
合を例にして、命令処理に対応するストリームが生成さ
れて命令処理が行なわれる様子を説明する。

第２図は、第１図の情報処理装置の命令処理動作を説明
するための命令ストリームの例を示す図である。情報処
理装置が命令列の命令処理を実行する場合、命令処理の
ストリームを生成して、パイプライン処理により命令処
理を実行する。まず、実行する命令列のストリームが第
１の命令バッファ１１に格納され、命令カウンタは命令
カウンタレジスタ２３に設定される。これにより、メイ
ンストリームとなる第１のストリーム＃０を生成して、
パイプライン処理による命令列の命令処理が実行される
。ストリーム＃０の命令処理２４が進み、分岐命令２５
が出現すると、分岐命令２５により、分岐先の命令処理
２６に対するストリーム＃１を生成する。このため、分
岐先の命令列の命令を格納する第２の命令バッファ１２
が確保されて、分岐先命令アドレスが命令カウンタキュ
ー２０ａに設定される。

分岐命令２５は分岐判定回路１６により、パイプライン
処理の演算実行ステージで命令の演算が実行される前に
分岐成立判定が行なわれたとすると、パイプライン処理
で行う先行制御の命令処理はストリーム＃１に移る。そ
して、ここで第１の命令バッファ１１は解放される。分
岐命令２５に対する分岐成立の判定結果から、分岐命令
２５に後続する命令は分岐先の命令であるので、命令デ
コード回路１５からの命令情報が実行待ち命令キュー１
７に格納されるとき、後続命令が分岐先であることを示
す後続分岐先フラグは論理″１″′として、実行待ち命
令キュー１７に格納される。これにより、命令処理がス
トリーム＃１に移り、命令処理２６に進む。命令処理２
６が進むと、分岐命令２７が出現する。この場合におい
ても、分岐命令２５の場合と同様にして。

命令バッファが用意される。用意される命令バッファと
して、例えば第３の命令バッファ１３が確保され、分岐
命令アドレスが命令カウンタキュー２０ｂに設定される
。これにより、分岐先のストリーム＃２が生成されて、
命令処理２８ａが進められる。

分岐命令２７の処理において分岐判定が直ちに行なえな
い場合には、非分岐のストリームの命令処理２８ｂが同
時に進められる。この非分岐のストリームの命令処理２
８ｂを進めた場合、ストリーム＃１において、再び分岐
命令２９が出現すると、前述と同様にして、新たに分岐
先の命令処理のためのストリームを生成することになる
。この時、第１の命令バッファ１１は既に解放されてい
るため、分岐命令２９のデコードは抑止されることなく
、第１の命令バッファ１１を確保し、分岐命令アドレス
を命令カウンタキュー２０ｃに設定する。これにより、
ストリーム＃０で命令処理３０が進められる。また、分
岐命令２５が演算実行ステージに入いるとき、分岐命令
２５に後続する命令が分岐先命令であることを示す後続
分岐先フラグが論理ｒｔ　Ｉ　Ｉ＋であることから、セ
レクタ２２は、セレクタ２１の出力の側か選択される。

これにより、命令カウンタレジスタ２３には、命令カウ
ンタキュー２０ａの値が設定される。

その時の命令カウンタとして処理が進められる。

このようにして、命令のストリームの読出しアドレスを
格納するアドレスバッファとなる命令カウンタキュー２
０を設け、この命令カウンタキュー２０を各々の命令バ
ッファ１１〜１３とは独立に制御することにより１分岐
判定が直ちに下れば、該分岐命令の演算実行ステージを
待つことなく、命令バッファを解放することができる。

このため、分岐命令が連続して出現する場合にも、パイ
プライン処理の流れが乱れることなく、処理の高速化を
図ることができる。

以上、本実施例にかかる情報処理装置の要部をまとめれ
ば、次のようになる。

（１）初期動作においてセレクタ２２ではメインストリ
ームの命令続出アドレスが選択され、命令カウンタレジ
スタ２３に格納される。

（２）分岐命令以外の命令が実行されるときは。

命令アドレス加算器１９により命令カウンタと命令長と
が加算され、該命令に後続する次命令アドレスが求めら
れ、命令カウンタとして出力される。

このときセレクタ２２では命令アドレス加算器１９の出
力が選択され、連続する次命令アドレスとして命令カウ
ンタレジスタ２３に格納される。

（３）分岐命令の分岐先ストリーム読出しが行なわれる
と、読出しアドレスが命令カウンタキュー２０に順番に
格納される。分岐命令が実行されるときには、連続する
次命令アドレスが求められて、出力されると同時に、セ
レクタ２１において分岐先ストリームの命令アドレスが
選択され、命令カウンタとして出力される。該分岐命令
の実行により分岐成立の判定が下ると、セレクタ２２に
おいてセレクタ２１の出力が選択され、分岐先命令アド
レスが命令カウンタレジスタ２３に格納される。

（４）これにより、分岐命令の演算実行ステージを待つ
ことなく、命令バッファを解放することができる。この
ため、分岐命令が連続して出現する場合にも、パイプラ
イン処理の流れが乱れることなく、処理の高速化を図る
ことができる。

以上１本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように５本発明によれば、命令バッファ
の制御とは独立に命令カウンタを求めることができるの
で、分岐判定により不要となった命令バッファをただち
に解放でき、後続分岐命令の分岐先ストリーム読出しが
可能となり、分岐命令処理の高速化を図かることができ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるパイプライン処理
方式の情報処理装置の要部を示すブロック図、第２図は、第１図の情報処理装置の命令処理動作を説明
するための命令ストリーム例を示す図。第３図は、従来のパイプライン処理方式の情報処理装置
の一例の要部を示すブロック図、第４図は、第３図の情
報処理装置の命令処理動作を説明するための命令ストリ
ームの例を示す図である。図中、１１．３１・・・第１の命令バッファ、１２．３
２・・・第２の命令バッファ、１３．３３・・・第３の
命令バッファ、１４．１８．２１．２２．３４．３８．
４０．４１．４２．４６・・・セレクタ、１５．３５・
・・命令デコード回路、１６．３６・・・分岐判定回路
、１７．３７・・・実行待ち命令キュー、１９゜３９・
・・命令アドレス加算器、２０・・・命令カウンタキュ
、２３・・・命令カウンタレジスタ。第１図

Claims

【特許請求の範囲】１、命令の読出し、デコード、オペランド読出し、およ
び実行の各処理ステージを順次に行い、各々の命令に対
する処理をオーバーラップして行うパイプライン処理方
式の情報処理装置において、処理する命令列の一連の命
令をストリームとして格納する複数個の命令バッファと
、各々のストリームの命令読出しアドレスを保持し、前
記命令バッファとは独立に制御できるアドレスバッファ
とを有することを特徴とする情報処理装置。２、命令の読出し、デコード、オペランド読出し、およ
び実行の各処理ステージを順次に行い、各々の命令に対
する処理をオーバーラップして行うパイプライン処理方
式の情報処理装置において、処理する命令列の一連の命
令をストリームとして格納する複数個の命令バッファと
、各々のストリームの命令読出しアドレスを保持し、前
記命令バッファとは独立に制御できるアドレスバッファ
と、分岐命令以外の命令が実行されるとき当該命令の命
令長からストリームの命令読出しアドレスを求める第１
制御手段と、分岐命令が実行されるときに分岐先のスト
リームの命令読出しアドレスを求める第２制御手段と、
分岐命令の判定が下ると、連続する次命令アドレスまた
は分岐アドレスを求める前に不要となった前記命令バッ
ファを解放し、後続する分岐先ストリームを命令バッフ
ァに格納を可能とする第３制御手段とを有することを特
徴とする情報処理装置。