JPH0266949A - 電荷転送素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は電荷転送素子（以下ＣＯＤという）に関する
もので、特に電極の抵抗を小さくし、かつ基板表面の段
差を低減したＣＯＤに関するものである。

［従来の技術］ 第３図は固体！ｆｆＪ素子のブロック図である。第３図
を参照して固体撮像素子は画像信号を発生するために複
数個配設された画素１０と、画素１０で受けた画像信号
を垂直方向に転送するための垂直転送ＣＣＤ１１と、垂
直転送ＣＣＤ１１により画像信号を転送するための信号
を光生させるＩζめの垂直シフトレジスタ１３と、垂直
転送ＣＣＤ　１１により搬送された画像信号を水平方向
に転送するための水平転送ＣＣＤ１４とを含む。第４図
は第３図のｉｖ　−１ｖで示された部分の断面図であり
、垂直転送ＣＯＤの概略断面図に対応する。

第４図を参照して、垂直転送ＣＣＤ１１は、Ｐ型半導体
基板１と、Ｐ型半導体基板１上に形成されたＮ−不純物
層２と、Ｎ−不純物層２の上にゲート絶縁膜５を介して
形成された第１層ゲート電極１６．１６’　と、複数の
第１層ゲート電極１６゜１６′の間に形成された第２層
ゲート電極１７゜１７′　とを含む。第４図に示した従
来の２層駆動のＣＯＤは、第１層グー１・電極１６′　
と第２層ゲート電他１７′　とが配線φ、に接続され、
第１層ゲート電極１６と第２層ゲート電イう１７とが配
線φ２に接続されている。φ５．φ２は電荷転送素子を
駆動するためのクロック信号線である。

次に動作について第５図を参照して説明する。

第５図は第４図に対応したゲート絶１縁膜下の半導体基
板のポテンシャル図である。電荷の転送方向を決定する
ため、同一クロックφ、で駆動される２つのゲート電＃
Ａ１６′、１７′の間には、ポテンシャルの差が設けら
れている。第５図（ａ）はゲート電つの配置を示す図で
ある。第５図（ｂ）はφ、がＩ　ＨＩ＋、φ２が″Ｌ”
の」組合のポテンシャルであり、グー１−電極１６′　
の下のポテンシャルが最も低くなり、信号電荷１８はこ
こに蓄積される。次にφ１がｒ　Ｉ　ｎ、φ２が’　Ｈ
”の場合のポテンシャルを第５図（Ｃ）に示す。この状
態ではゲート電極１６の下のポテンシャルが最も低くな
る。

ゲート電４シに相互に１８００異なった２つのクロック
φ１とφ２を与えることにより、第５図（ｂ＞、（Ｃ）
に示されるようにポテンシャルの低いところ（井戸）は
順次移動する。信号電荷１８はこのポテンシャルの井戸
に蓄積されるので、第５図（ｂ）、（Ｃ）に示されるよ
うに転送される。

第６Ａ図〜第６に図は従来のＣＯＤの製造方法を示す断
面図である。以下その製造工程を第６Ａ図〜第６に図を
参照して説明する。まず、Ｐ型シリコン基板１内にＮ−
不純物ｌｌ１２を形成する（第６Ａ図）。次に、基板１
表面を酸化して二酸化シリコン＃！Ａ３を形成し、その
上にＣＶＤ法によりポリシリコン膜４を堆積する（第６
Ｂ図）。次に、レジスト８をポリシリコン膜４上に塗布
し、写真製版工程を経てレジスト８を所定のパターンに
加工する（第６Ｃ図）。そして、レジストをマスクとし
てポリシリコン膜４をエツチングして除去しく第６Ｄ図
）、この除去されたポリシリコン膜４下の二笠化シリコ
ン膜３を同一のレジスト８をマスクにしてエツチングを
行ない除去する（第６Ｅ図）。その後、酸化することに
よって二酸化シリコン膜５を形成しく第６Ｆ図）、次い
でＣＶＤ法により２層目のポリシリコン膜６を堆積する
（第６Ｇ図）。次に、レジスト９を塗布し、写真製版工
程を経てレジスト９を所定のパターンに加工しく第６Ｈ
図）、これをマスクにしてポリシリコン膜６をエツチン
グして選択的に除去する（第６１図）。そして、ポリシ
リコン膜４上の二酸化シリコン膜５を除去しく第６Ｊ図
）、続いて酸化することにより眉間絶縁膜７を形成する
（第６に図）。

その後、後工程に移る。

第７図は第３図のＶｆｆ−■線で示す部分の断面図であ
る。第７図を参照して、各垂直転送ＣＣＤ　１１Ａ〜１
１Ｃは、フィールド酸化膜２５によって分離されている
。垂直シフトレジスタ１３からの電荷転送用ポテンシャ
ルはポリシリコン膜４を介して各垂直転送ＣＣＤ１１Ａ
、１１Ｂ、１１Ｃに伝達される。したがって、ポリシリ
コン膜４の抵抗の値が大きいと、垂直シフトレジスタに
近いＡ点と遠い８点とでは同一時刻における電荷転送用
ポテンシャルが異なることになる。

第８図は、水平転送ＣＣＤ上の時間と電位との関係を示
す図である。第８図を参照して、水平転送ＣＣＤｍ極の
両端（第３図でのＡと８で示す点）でのクロック電圧は
、最近点Ａでは電圧印加後約２０ｎ秒で立上がっている
のに対し、最遠点Ｂでは約１７０ｎ秒かかっている。す
なわち、最遠点Ｂは最近点Ａに対して１５０ｎ秒以上遅
延していることがわかる。

［発明が解決しようとする課題］ 従来のＣＯＤは第６に図に示すような構造を有し、上記
のような工程を経て製造されていたので、ポリシリコン
膜が第６に図の工程で酸化されて膜厚が薄くなり、目的
とするような低いシート抵抗が得られないという欠点が
あった。たとえば、第３図のような固体撮像装置の場合
、垂直転送ＣＯＤの電位はイメージエリア１２の外側の
垂直シフトレジスタ１３からコンタクト１５を介して伝
えられるため、電極を形成するポリシリコン膜４．６の
抵抗が大きくなると、他端のＣＯＤ電極に所定の電位が
印加されるまでに第８図に示すような遅延が生じる。ま
た、ポリシリコン膜４．６の形成時に醸化される膜厚分
を考慮してポリシリコンの膜厚を厚くすると、膜厚の段
差部でのエツチングが困難になるとともに、段差が大き
くなり、後工程での上層膜形成時に被覆性が悪化し、こ
の上層膜の絶縁性や導電性が劣化するという欠点があっ
た。そして、これらの欠点はＣＯＤの高密度画素化（約
２００万画素以上）に伴なって益々影響が大きくなる傾
向となった。

本発明は、上記のような問題点を解消するためになされ
たもので、ポリシリコン膜とその上に形成される絶縁膜
との和で表わされるゲート電権部全体のＷＡ厚を厚くす
ることなく、ゲート電極の抵抗を下げることのできるＣ
ＯＤを提供することを目的とする。

［課題を解決するための手段］ この発明にかかるＣＯＤは、転送ゲート電）白となる所
定の抵抗値を有するポリシリコン膜と、その上に形成さ
れたシリコン窒化膜からなる絶縁膜とを含む。

［作用］ ポリシリコン膜上に形成された絶縁膜が窒化シリコン膜
を含むため、絶縁膜がポリシリコンの酸化によって形成
されない。従来のように導体層としてのポリシリコン層
の厚さが減少しない。したがってシート抵抗は増大しな
い。またシリコン窒化膜の絶縁特性はシリコン酸化膜よ
りも大きいため、ゲート電極部全体としての膜厚は小さ
くできる。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明にかかる実施例を示したＣＯＤの断面図で
ある。第１図を参照して、この発明に係るＣＯＤは、Ｐ
型シリコン基板１と、Ｐ型シリコン基板１上に形成され
たＮ−不純物層２と、Ｎ−不純物層２の上に形成された
絶縁膜どなる二酸化シリコン膜５と、・二酸化シリコン
膜５の上に間隔を隔てて形成された第１層ゲート電極と
なるポリシリコンＷＡ４と、第１層ゲート電極４の形成
されない領域および隣接する第１層ゲート電極に対向す
る端部の上に形成された第２層ゲート電極となるポリシ
リコン膜６とを含み、第１層ゲート電々うとなるポリシ
リコン膜４および第２層ゲート電極となるポリシリコン
膜６の上にはシリコン窒化膜２２からなる絶縁膜が形成
されている。

この発明に係るＣＯＤは上記を含むため、所定の抵抗値
を有するポリシリコン膜の厚さに対して、絶縁膜の厚さ
を減らすことができる。その結果ゲート電極部全体とし
ての膜厚を増やすことなく、ゲート電＜Ｇの抵抗を下げ
ることができるＣＯＤを提供することができる。

第２Ａ図〜第２Ｈ図および第１図はこの発明にかかるＣ
ＯＤの製造方法をステップごとに示す図である。図にお
いて第６Ａ図〜第６に図と同一または相当部分には同一
符号を付する。以下、その製造工程を図に従って説明す
る。まず、Ｐ型シリコン基板１内にＮ−不純物層２を形
成する（第２Ａ図）。次に、基板１表面を酸化して二酸
化シリコン膜３を形成し、その上にＣＶＤ法によりポリ
シリコン膜４を堆積する（第２Ｂ図〉。さらにシリコン
窒化ＷＡ１９をＣＶＤ法によって堆積する（第２Ｃ図）
。そして、レジス］−８を塗布し、写真製版工程を経て
レジスト８を所定のパターンに加工する（第２Ｄ図）。

次に、このレジスト８が塗布されていない部分のシリコ
ン窒化膜１９、ポリシリコン膜４および二酸化シリコン
膜３を除去して第１層ゲート電極を形成する（第２Ｅ図
）。

次に、Ｎ−不純物層２の表面を酸化することにより、二
酸化シリコン膜５を形成する（第２Ｆ図）。

次に、ＣＶＤ法によりポリシリコン膜６を堆積し、さら
にＣＶＤ法でシリコン窒化膜２２を堆積する（第２Ｇ図
）。そしてこの窒化膜２２上にレジスト９を塗布し、写
真製版工程を経てレジスト９を所定のパターンに加工し
、第１層ゲート電極の上方部分を除去する（第２Ｈ図）
。このレジスト９をマスクにしてシリコン窒化膜２２お
よびポリシリコンＷＡ６を選択的に除去し、第２層ゲー
ト電４〜を形成する（第１図）。

このように、第１および第２層ゲート電極のポリシリコ
ン膜を窒化膜で覆う２１層構造にしたので、ポリシリコ
ン膜が酸化されない。その結果、酸化工程でポリシリコ
ン膜が酸化されることによるシー１へ抵抗の増加が生じ
ない。たとえば２０Ω／口のシート抵抗を得るためには
、従来てあれば後工程の酸化による膜厚の減少を考慮し
て約６００ＯＡの膜厚のポリシリコンを堆積する必要が
あったが、この発明によればポリシリコンのＨ９’Ｇよ
３５００人程度１よく、上部のシリコン窒化膜は５００
人程１でよいから、全体でも約４０００Ａにしかならな
い。従来よりも段差も少なくなり、後工程での加工もし
やすくなる。したがって、本実施例の方法てＣＣＤ電桓
金形成フることは、将来の高密度日像素子の製造上有利
である。

［発明の効果］ 以上の説明のように、この発明によれば、ＣＯＤの第１
およびｖ５２層ゲート電極をポリシリコン膜とシリコン
窒化膜の２層膜により構成したので、ゲート電極部全体
の膜厚を厚くすることなく、ゲート電極の抵抗を減少さ
せることができるＣＯＤを提供することができる。

【図面の簡単な説明】

第１図はこの発明にかかる実施例を示したＣＯＤの断面
図であり、第２Ａ図〜第２Ｈ図は、この発明にかかるＣ
ＯＤの製造方法をステップごとに示す図であり、第３図
は固体搬像装置のブロック図であり、第４図は第３図の
ＩＶ　−ＩＶで示す部分の断面図であり、第５図は第４
図に対応したゲート絶縁膜下の半導体基板のポテンシャ
ル図であり、第６Ａ図〜第６に図は従来のＣＯＤの製造
方法を示す断面図であり、第７図は第３図の■−■線で
示す部分の断面図であり、第８図は水平転送ＣＣＤ上の
時間と電位との関係を示す図である。 １はＰ型シリコン基板、２はＮ−不純物層、３は二酸化
シリコン膜、４はポリシリコン膜、５は二酸化シリコン
膜、６はポリシリコン膜、７は眉間絶縁膜、８．９はレ
ジスト、１０は画素、１１は垂直転送ＣＯＤ、１２はイ
メージエリア、１３は垂直シフトレジスタ、１４は水平
転送ＣＯＤ、１５はコンタクトである。 なお、図中、同一符号は同一または相当部分を示す。 第１図

Claims (1)

1. 【特許請求の範囲】 主表面を有し、第１導電型の予め定める不純物濃度を有
   する半導体基板と、 前記半導体基板の主表面上に形成された第２導電型の予
   め定める不純物濃度を有する不純物層と、前記不純物層
   の上に所定の方向に絶縁膜を介して形成され、かつ相互
   に間隔を隔てて整列して配置された複数の第１のポリシ
   リコン層と、 各前記第１のポリシリコン層は主表面ならびに前記整列
   されている方向における一方および他方端部を有し、 前記第１のポリシリコン層の前記主表面上であってかつ
   少なくとも前記一方および他方端部を覆って形成された
   シリコン窒化膜と、 前記不純物層の上であつて、かつ前記第１のポリシリコ
   ン層が形成されない領域上に絶縁膜を介しておよび前記
   シリコン窒化膜上に形成された第２のポリシリコン層と
   、 前記第２のポリシリコン層の上に形成されたシリコン窒
   化膜とを含む電荷転送素子。