JPH0267092A - ビデオプリンタの信号処理回路 - Google Patents

ビデオプリンタの信号処理回路

Info

Publication number
JPH0267092A
JPH0267092A JP63216265A JP21626588A JPH0267092A JP H0267092 A JPH0267092 A JP H0267092A JP 63216265 A JP63216265 A JP 63216265A JP 21626588 A JP21626588 A JP 21626588A JP H0267092 A JPH0267092 A JP H0267092A
Authority
JP
Japan
Prior art keywords
offset
value
processing circuit
control data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63216265A
Other languages
English (en)
Inventor
Tsuneyoshi Otaki
大滝 常義
Hiroyuki Kimura
寛之 木村
Yasunori Kobori
康功 小堀
Kentaro Hanma
謙太郎 半間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63216265A priority Critical patent/JPH0267092A/ja
Publication of JPH0267092A publication Critical patent/JPH0267092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号からプリント画像を得るビデオプ
リンタの信号処理回路に関し、特に、プリント画像とし
て同一2画面、4画面等のマルチ画面をプリントするこ
とが可能な信号処理回路に関するものである。
〔従来の技術] ビデオ信号からプリント画像を得るビデオプリンタの信
号処理回路としては、従来、例えば、特開昭61−18
286号公報に記載されているように、入力されたビデ
オ信号(入力画像)を同期信号をもとにしてメモリに記
憶し、プリント時には、メモリより書き込み順と同じ順
番で読み出して感熱ヘッドに送り、印画紙上にプリント
画像を得るものであった。
〔発明が解決しようとする課題] 上記した既提案例においては、プリント画像として画面
全体をプリントする技術については記載されていたが、
画面の4分の1あるいは2分の1に相当する部分を切り
出して、それを印画紙上に同一4画面あるいは同一2画
面にしてプリントするマルチ画面プリントの技術につい
ては開示されていなかった。
そこで、本発明の目的は、入力画像の特定部分を切り出
して同一複数画面にしてプリントするマルチ画面プリン
トが可能なビデオプリンタの信号処理回路を提供するこ
とにある。
〔課題を解決するための手段〕
ビデオプリンタは、静止画像として入力されるアナログ
のビデオ信号をアナログ/ディジタル変換手段により前
記静止画像の縦1ライン単位で順次サンプリングしてデ
ィジタルの画像データに変換し、そして、該画像データ
をラインメモリに一旦記憶し、その後、該ラインメモリ
より前記画像データを読み出して中間調制御回路により
該画像データから0N−OFFデータを生成し、そして
、感熱ヘッドにおいて、生成された前記0N−OFFデ
ータに基づいて一列に並んだ複数の発熱体を発熱させ、
印画紙に縦1ラインずつ前記静止画像をプリントするも
のである。
そこで、本発明では、上記した目的を達成するために、
前記感熱ヘッドが縦1ラインプリントする毎に計数を行
い、その計数値に基づいて前記アナログ/ディジタル変
換手段における前記静止画像でのサンプリングすべき縦
1ラインの位置を決定するサンプリング位置決定手段に
おいて、プリント開始時に第1のオフセット手段よりオ
フセット値をロードし、該オフセット値より計数を開始
し、前記感熱ヘッドが所望のライン数プリントをしたら
、再び前記第1のオフセット手段よりオフセット値をロ
ードし、該オフセット値より再び計数を開始するように
すると共に、前記ラインメモリのアドレスを出力するア
ドレス手段において、第2のオフセット手段より入力さ
れるオフセット値より計数を開始し、その計数値を前記
ラインメモリのアドレスとして出力し、感熱ヘッドにお
いて、前記中間調制御回路にて生成された前記0N−O
FFデータを分岐することにより得られる複数の同一の
0N−OFFデータを人力し、それら0N−OFFデー
タに基づいて一列に並んだ複数の発熱体を発熱させるよ
うにした。
〔作用〕
前記サンプリング位置決定手段は、プリント開始時に第
1のオフセット手段よりオフセット値をロードし、該オ
フセット値より計数を開始し、前記感熱ヘッドが所望の
ライン数プリントをしたら、再び前記第1のオフセット
手段よりオフセット値をロードし、該オフセット値より
再び計数を開始する。この結果、前記サンプリング位置
決定手段によって決定される前記静止画像でのサンプリ
ングすべき縦1ラインの位置は、前記オフセット値に対
応するサンプリング位置から1ラインプリントする毎に
順次ずれてゆき、所望のライン数プリントしたら再び前
記オフセット値に対応するサンプリング位置に戻ること
になる。この様にすると、入力画像の任意の部分よりプ
リントが開始され、所望のライン数プリント後、再び、
入力画像の、先にプリントした部分と同じ部分よりプリ
ントされることになり、横方向に同一の画像を複数回プ
リントすることができる。
また、前記第1のオフセット手段より出力される前記オ
フセット値を変えることにより、入力画像のプリント開
始部分の位置を可変することができる。
一方、前記アドレス手段は、第2のオフセット手段より
人力されるオフセット値より計数を開始し、その計数値
を前記ラインメモリのアドレスとして出力する。この結
果、前記ラインメモリからは、入力画像の任意の部分よ
り前記画像データが読み出されることになる。しかも、
前記第2のオフセット手段より出力される前記オフセッ
ト値を変えることにより、入力画像の読み出される部分
の位置を可変することができる。
また、前記感熱ヘッドは、前記中間調制御回路より出力
され、その後分岐して得られた複数の同一の0N−OF
Fデータを入力して、それら0NOFFデータに基づい
て一列に並んだ複数の発熱体を発熱させる。この結果、
縦方向に同一の画像を複数回プリントすることができる
以上の、横方向マルチ画面プリントと縦方向マルチ画面
プリントとを同時に行うことにより、人力画像を切り出
して同一複数画面にしてプリントするマルチ画面プリン
トを得ることができる。
〔実施例〕
以下、本発明の概略を第1図によって説明する。
第1図において、1001は入力端子、1002は記憶
手段、1003はヘッド駆動手段、1004はヘッド、
1005は書き込み読み出し手段、1006はオフセッ
ト手段、である。
本発明は、書き込み読み出し手段1005.オフセット
手段L OO6,ヘッド駆動手段1003により、入力
画像の所望の部分を切り出してマルチ画面プリントを行
なうものである。
以下、その動作を説明する。
入力端子1001より静止画像として入力された信号は
、書き込み読み出し手段1005によって記憶手段10
02に書き込まれる。記憶手段1002に書き込まれた
信号は、やはり、書き込み読み出し手段1005により
読み出され、ヘッド駆動手段1003に入力される。ヘ
ッド駆動手段1003は、入力された信号に従ってヘッ
ド1004を駆動する。
この時、書き込み読み出し手段1005は、オフセット
手段1006からオフセット値が入力され、それによっ
て入力画像のプリントすべきエリア(以下、プリントエ
リアと言う)が指定される。
そして、書き込み読み出し手段1005は、その指定さ
れたプリントエリアに基づいて記憶手段1002に対す
る書き込み、読み出しを制御すると共に、ヘッド駆動手
段1003を制御する。その結果、ヘッド1004は、
入力画像のプリントエリア部分の画像をマルチ画面プリ
ントする。
以上のようにして、書き込み読み出し手段1005、オ
フセット手段1006.ヘッド駆動手段1003により
、入力画像の所望の部分を切り出して、同一画を複数個
(MXN個)プリントするマルチ画面プリントを行うこ
とができる。
このように、本発明は、縦M、横Nに分割して、MxN
個の画像をマルチ画面プリントするものであるが、以下
の説明では、M=2.N=2で画面としては同一画を4
個プリントするものとして説明する。
では、本発明の実施例について図面を用いて説明する。
第2図は本発明の第1の実施例を示すブロック図である
第2図において、1はN 1’ S C方式のビデオ信
号aを入力する入力端子、2は入力されたNTSC方弐
の方式オ信号aを赤、緑、青を表すRGB信号にデコー
ドするデコーダ回路、3は入力されたNTSC方式のビ
デオ信号aから同期信号を分離する同期分離回路、4は
サンプリングクロックbを発生ずるサンプリングクロッ
ク生成回路、5はアナログ信号をアナログ/ディジタル
(以下、A/Dと略す)変換するA/D変換器、6は1
ライン分の画像データ(以下、単にデータと言う)を記
憶するラインメモリ、7はラインメモリ6の書き込みア
ドレスを出力する書き込みアドレス回路、8はラインメ
モリ6の読み出しアドレスを出力する読み出しアドレス
回路、9はラインメモリ6から読み出されたデータから
感熱ヘッド15を駆動する0N−OFFデータをつくる
中間調制御回路、10は比較器、11は階調カウンタ、
13゜14はラッチ、である。また、15は感熱ヘッド
で、この感熱ヘッド15は、シフトレジスタ16゜17
と、このシフトレジスタ16.17に接続されたラッチ
群18.19と、このラッチ群18゜19と接続された
ゲート群20.21と、このゲート群20.21に接続
された発熱体群22,23とから構成される。また、2
4は印画紙、25は印画紙24をまきつけるプラテン、
26はプラテン25を回転させるモータ、27はモータ
26を駆動するサーボ、28は感熱ヘッド15の通電を
制御する通電制御回路、29は回路全体の動作を制御す
るシステムコントローラ(以下、シスコンと略す)、3
0はデコーダ回路2から出力されるRGB信号をNTS
C方式のビデオ信号にエンコードするエンコーダ回路、
31は黒レベルあるいは白レベルの信号を発生するクラ
ンプ回路、32はモニタ出力を切り換えるスイッチ、3
3はモニタ出力のための出力端子、34はデコードされ
たROB信号のうち1つの信号を選ぶセレクタ、35は
サンプリング位置をオフセットするオフセット回路、3
6はプリントライン数を計数にすプリントラインカウン
タ、37はデコード回路、40はスイッチ32を切り換
えて水平方向のプリントエリアをモニタ(図示せず)上
に表示するための切換信号回路、41は読み出しアドレ
スにオフセットを与えるオフセット回路、42はスイッ
チ32を切り換えて垂直方向のプリントエリアをモニタ
上に表示するための切換信号回路、43は感熱ヘッド1
5の入力を切り換えるスイッチ、である。また、44.
45はサンプリングクロック生成回路4を構成するもの
で、それぞれ、44はプリント位置カウンタ、45はク
ロック生成回路、である。また、54〜58は読み出し
アドレス回路8の入出力信号線である。
以下、第2図において、通常プリント時の動作を説明す
る。
入力端+1より入力されるNTSC方式のビデオ信号a
は、静止画像を表すビデオ信号であり、デコーダ回路2
でROB信号にデコードされた後、セレクタ34により
ROB信号のうち1色の信号が選択される。選択された
信号は、A/D変換器5において、サンプリングクロッ
ク生成回路4からのサンプリングクロックbに従ってサ
ンプリングされA/D変換される。A/D変換して得ら
れたデータは、ラインメモリ6の、書き込みアドレス回
路7の指定したアドレスに記憶される。
プリント時には、読み出しアドレス回路8によりライン
メモリ6に記憶されたデータを記憶した順に読み出す。
ラインメモリ6より読み出されたデータは、中間調制御
回路9内の階調カウンタ11の値と、比較器10で比較
され、感熱ヘッド15の0N−OFFデータを生成する
。このように中間調制御回路9でつくられた0N−OF
Fデータに基づいて感熱ヘッド15は各ドツト単位で発
熱し、信号レベルに応じたインクを印画紙24に付着す
る。
以上説明したようにして、1947分のプリントが終了
すると、サンプリングクロック生成回路4は、サンプリ
ングクロックbの発生位置(即ち、発生タイミング)を
1画素分ずらし、以下、同様にして次の1ライン分のプ
リントを行なう。
以上の動作を繰り返すことにより、1色1画面のプリン
トを行ない、次にセレクタ34を切り換えて、次の色を
同様にプリントし、3色重ね合わせて、フルカラープリ
ントを得る。
以上のプリント動作をもとに、同一画像のマルチ画面プ
リントについて説明する。
マルチ画面プリントには、第3図(i)に示す様な縦方
向(プリント進行方向に対して垂直方向)マルチ画面プ
リントと、第3図(ii )に示す様な横方向(プリン
ト進行方向)マルチ画面プリントと、第3図(iii 
)に示す様な4画面マルチプリントと、がある。
まず、第3図(i)に示す縦方向マルチ画面プリントに
ついて説明する。
縦方向のマルチ画面プリントは、感熱ヘッド15の複数
入力に、同一データを入力することと、ラインメモリ6
の読み出しアドレスをオフセットすることで実現される
第2図において、まず動作を説明する。
縦方向マルチ画面プリント時には、シスコン29は、ス
イッチ43を切り換え、中間調制御回路9内のラッチ1
3と、感熱ヘッド15内のシフトレジスタ17を接続し
、感熱ヘッド15内のシフトレジスタ16.17に同一
のデータが入力されるようにする。又、読み出しアドレ
ス回路8は、読み出しの際、オフセット回路41よりオ
フセット値を入力され、この値よりアドレスを上げてい
く。
以上の動作を第2図から第8図までを用いてより詳細に
説明する。
第2図において、感熱ヘッド15は、データ転送の高速
化のために、2人力構成になっており、その2つの入力
を、通電制御回路28からのクロックHCKで同時に取
りこむという動作をする。
一方、第5図に示すように、入力画像の1ライン分のデ
ータは、ラインメモリ6にそのままの順番(即ち、0,
1.・・・・・・、511という順番)で記憶されてい
る。
従って、ラインメモリ6から読み出す際には、0.25
6,1,257,2,258.・・・・・・という具合
に交互に読み出して、(0,256)、N257)、(
2258L・・・・・・というベアで感熱ヘッド15内
のシフトレジスタ16と17に同時に与える。
また、読み出しアドレス回路8は、第6図に示すように
、読み出しクロックCKA、CKBの論理和を、OR回
路53でとり、それをカウントするカウンタ51の出力
の最下位ビット(LSB)を、図に示すように、加算器
52の入力の最上位ピント(MSB)にもってくる。さ
らに加算器52で、オフセット回路41からのオフセッ
ト値と加えて、ラインメモリ6に、読み出しアドレスと
して与えるという構成になっている。
これにより、第7図のように、読み出しアドレス回路8
は、nm 、ni+256.n、+l、nm+257 
・・・・・・ n、+255.  n、+511という
順番で、読み出しアドレスを出力する。
このようにして読み出されたデータは、読み出しクロッ
クCKA、CKBによって、中間調制御回路9内のラッ
チ13.14にラッチされる。ここで、スイッチ43を
前述した如くラッチ13側に切り換えるとすると、感熱
ヘッド15内のシフトレジスタ16.17には、ともに
、第5図に示した様に、N3.na+1.・・・・・・
、n、l+255のデータが入力され、縦方向に2分割
されたマルチ画面をプリントすることができる。
以上のように、オフセット回路41により読み出しアド
レスに任意のオフセット値を与えことによって、第4図
(i)に示すように画面上部の画像を2枚プリントする
のではなく、第4図(11)に示すように、画面中央部
など、画面垂直方向に対し任意の部分の画像を切り出し
てプリントすることができる。
また、パソコンやRGBカメラ等、RGB信号と同期信
号が別々で出ている機種から入力画像を得る場合には、
それぞれの信号をデコーダ回路2のRGB出力と同期分
離回路3の出力にそれぞれ接続すれば良い。また、パソ
コンのように1,0のデイスプレィ信号を出力している
ものについては、A/D変換器5のかわりにラッチを使
用してもいい。また、パソコン入力などの場合には、中
間調制御回路9は通電するか否かの制御だけで良いので
、比較器10と階調カウンタ11を削除して、ラインメ
モリ6からの出力を直接ラッチ13゜14に接続しても
よい。
また、切換信号回路42に、オフセット回路41より読
み出しアドレスの初期値を入力すると共に、同期分離回
路3より水平同期信号Hと垂直同期信号■を入力して、
切換信号回路42において、プリント上端及び下端の水
平走査線に対応するゲート信号を発生させ、このゲート
信号によって、エンコーダ30の出力と、クランプ回路
31で生成した黒レベルあるいは白レベルの信号を、ス
イッチ32で切り換えることにより、モニタ上でプリン
ト先頭位置が白線あるいは黒線となって表示され、プリ
ント先頭位置が確認できる。
以上説明したように本実施例によれば、縦方向の2画面
プリントが実現することができる。
なお、本実施例では、読み出しアドレスでプリント位置
オフセットを行っていたが、書き込みアドレス回路7で
オフセットを行い書き込んでも同様の効果は得られる。
次に、第2図により、第3図(ii)に示す横方向マル
チ画面プリントについて説明する。
横方向のマルチ画面プリントは、プリント中にサンプリ
ングクロック生成回路4内のサンプリング位置カウンタ
44の初期値を再度入力し、サンプリングの位置を、プ
リント開始時の位置にもどすことで実現される。
まず、プリント開始時に、サンプリングクロック生成回
路4内のサンプリング位置カウンタ44にオフセット回
路35よりオフセット値をロードし、サンプリングクロ
ック生成回路4内のクロック生成回路45はそのオフセ
ット値に対応した位置でサンプリングクロックbを発生
させる。以後、1ラインプリントするたびに、サンプリ
ング位置カウンタ44の値を1つずつ上げ、サンプリン
グクロックbの発生位置を1画素分ずつずらしていく。
この時、プリントラインカウンタ36はシスコン29よ
り1色のプリント開始信号と、1ラインプリントスタ一
ト信号を受は取り、プリントライン数をカウントしてい
て、所定数までカウントすると、デコード回路37は、
第8図(i)のように再び初期値ロード信号を発生し、
サンプリングクロック生成回路4に入力する。第8図(
i)において、1画面プリントライン数は512として
いる。初期値ロード信号が入力されると、サンプリング
クロック生成回路4は再びオフセット値をロードし、第
8図(ii )のように生成するサンプリングクロック
bの発生位置をサンプリング開始点にあわせ、以後前記
同様に、サンプリングクロックbの発生位置を1画素ず
つずらしていく。
以上の動作により、横方向のマルチ画面プリントが実現
される。
又、第8図(1)に示す初期値ロードタイミングAと初
期値ロードタイミングBとで異なるオフセット値をロー
ドすれば、画面水平方向において切り出し部分の互いに
異なる2枚の画像のマルチ画面プリントが得られる。
また、切換信号回路40にサンプリングクロックbを入
力し、切換信号回路40の出力により、エンコーダ30
の出力と、クランプ回路31で生成した黒レベル、ある
いは白レベルの信号を、スイッチ32で切換えることに
よって、モニタ上でプリント先頭位置が白線あるは黒線
となってあられれ、プリント先頭位置が確認できる。
次に、4画面マルチプリント(第3図(iii))につ
いて説明する。
4画面マルチプリントは、以上説明した縦方向マルチ画
面プリントと、横方向マルチ画面プリントの技術を組み
合わせることによって、画面の任意の位置を切り出し同
一4画面マルチプリントを行なうものである。
第9図は本発明の第2の実施例を示すブロック図である
本実施例は横方向マルチ画面プリントは、第2図の実施
例と全く同じ方法で行ない、縦方向のマルチ画面プリン
トは、ラインメモリ6の読み出しアドレスの制御により
行なうものである。
本実施例の構成は、第2図の実施例の構成において、ス
イッチ43を取り除き、読み出しアドレス回路8を第1
0図に示す如き構成にしたものである。第9図において
、第2図と同一符号のものは、第2図と同一機能を有す
るものである。その他、62は信号線である。
横方向マルチ画面プリント時の動作は、第2図の実施例
と同じであるので、その説明は省略する。
縦方向マルチ画面プリント時の読み出しアドレス回路8
の動作を第10図を用いて説明する。
第10図において、第6図と同一符号のものは第6図と
同一機能を有するものである。その他、61は通常プリ
ント時と縦方向マルチ画面プリント時により切り換える
スイッチである。
縦方向マルチ画面プリント時には、シスコン29より通
常プリント/マルチ画面プリントの切り換え信号が人力
され、この信号によりスイッチ61が切り換わり、加算
器52の入力の最上位ビット(MSB)をLowレベル
に固定する。そして、この加算器52に入力された値に
、加算器52でオフセット値を加え、それにより得られ
た値をラインメモリ6の読み出しアドレスとして与える
以上の動作により、縦方向マルチ画面プリント時におけ
るラインメモリ6に与える読み出しアドレスは、第11
図に示すように、n、、n、+l。
ni+2.ni+3.ni+4. ・・・・・・、n*
+255の順になり、同じアドレス値を2回ずつ続けて
与えることになる。
以上説明した様に、本実施例によれば、ラインメモリ6
の読み出しアドレスの制御によって、縦方向のマルチ画
面プリントが得られる。
第12図は本発明の第3の実施例を示すブロック図であ
る。
本実施例では、横方向マルチ画面プリントは第2図の実
施例と同じ動作で実現し、縦方向のマルチ画面プリント
は中間調制御回路9におけるラッチ13とラッチ14に
同一データをラッチすることで実現するものである。
本実施例の構成は、第2図の実施例の構成において、ス
イッチ43を取り除き、中間調制御回路9を第13図に
示す如き構成にしたものである。
第12図において、第2図と同一符号のものは第2図と
同一機能を有するものである。その他、701〜706
は中間調制御回路9の入出力信号線である。
横方向マルチ画面プリント時の動作は、第2図の実施例
と同じであるので、その説明は省略する。
縦方向マルチ画面プリント時の中間調制御回路9の動作
を、第13図を用いて説明する。
第13図において、第2図と同一符号のものは第2図と
同一機能を有するものである。その他、707はラッチ
14のクロックとして読み出しクロックCKAを用いる
か或いはCKBを用いるかを切り換える切り換えスイッ
チである。
中間調制御回路9は、通常のプリント時には、第2図の
実施例で説明したように、ラインメモリ6の出力と階調
カウンタ11の出力を比較器10で大小比較して、0N
−OFFデータを生成し、その0N−OFFデータを、
読み出しクロックCKAとCKBにてラッチ13とラッ
チ14にそれぞれラッチする。
縦方向マルチ画面プリント時には、シスコン29からの
通常プリント/マルチ画面プリントの切換え信号により
スイッチ707は切り換えられ、ラッチ13とラッチ1
4には共に読み出しクロックCKAがクロックとして入
力される。これによりラッチ13とラッチ14には同一
データがラッチされ、感熱ヘッド15の2人力には同一
のデータが入力される。
以上のように、本実施例によれば、中間調制御回路9の
ラッチクロック制御により、縦方向マルチ両面プリント
が実現できる。
第14図は本発明の第4の実施例を示すブロック図であ
る。
本実施例は、ラインメモリとして、デュアルポートメモ
リを使用したラインメモリを用いて、縦方向マルチ画面
プリントを行なうものである。
まず、本実施例の構成を説明る。
本実施例の構成は、第2図の実施例の構成において、ラ
インメモリ6と中間調制御回路9を、デュアルポートメ
モリを用いたラインメモリ1101(RA部とSAM部
とから成る。)とEx−OR回路102,103でおき
かえ、又、ラインメモリのアドレスを制御する書き込み
アドレス回路7と読み出しアドレス回路8を、書き込み
垂直アドレス回路106と書き込み水平アドレス回路1
04及び読み出し水平アドレス回路105でおきかえた
ものである。第14図において、第2図と同一符号のも
のは第2図と同一機能を有するものである。その他、1
21〜126は書き込み垂直アドレス回路106の入出
力信号線である。
では、まず、第14図において、通常のプリント時の動
作について説明する。
書き込み垂直アドレス回路106は、水平同期信号Hに
したがって垂直アドレスを進めていく。
書き込み水平アドレス回路104は、A/D変換器5で
A/D変換されたデータを、水平アドレスとしてライン
メモリ101に与える。ラインメモリ101は、書き込
み垂直アドレス回路106と、書き込み水平アドレス回
路104の指定するアドレスに“1”を書き込む。
第15図は、ラインメモリ101におけるデータの書き
込みを模式的に表わした説明図である。
ラインメモリ101に1ライン分のデータが書き込まれ
たら、まず、読み出し水平アドレス回路105は水平ア
ドレスとして「0」を指定して、ラインメモリ101は
、水平アドレス「0」のデータ512個を、RAM部か
らSAM部に転送する。SAM部に転送された1ライン
1階調分のデータは、通電制御回路28からのクロック
HCKによりシリアルに読み出され、Ex−OR回路1
02.103に入力される。また、感熱ヘッド15のシ
フトレジスタ16.17には、はじめ、すべてのレジス
タに′1“のデータが書き込まれており、クロックHC
Kにより順次読み出されていく。
Ex−OR回路102,103は、シフトレジスタ16
.17の出力とラインメモリ101の出力との排他的論
理和をとり、0N−OFFデータを生成し、感熱へラド
15に送る。感熱ヘッド15は、■ライン1階調分のO
N−〇FFデータが入力されたら、そのN−0FFデー
タに基づき1階調分の通電をする。以後、読み出し水平
アドレス回路105は、水平アドレスを1つずつ「63
Jまで増加させていき(ここでは、プリントは64階調
としている)、1ライン分のプリントをする。
1ライン分のプリントを終えたら、以後、第2図の実施
例と全く同様の動作で、1画面分のフルカラープリント
を得る。
次に、マルチ画面プリントについて説明する。
本実施例において、横方向のマルチ画面プリントは第2
図の実施例と同じように、中央までプリントしたら、サ
ンプリングの位置をプリント開始時にもどすことによっ
て実現される。
一方、本実施例において、縦方向マルチ画面プリントは
、シスコン29がスイッチ43を切り換えて、感熱ヘノ
ド15の複数入力に同一のデータを入力することと、書
き込み垂直アドレスにオフセットを与えることにより実
現される。
では、書き込み垂直アドレスにオフセットを与えるため
の書き込み垂直アドレス回路106の動作について、第
16図と第17図を用いて説明する。
第16図は、第14図の書き込み垂直アドレス回路10
6の構成を示したブロック図である。
第16図において、111はフィールドを判別するフィ
ールド判別回路、112はカウンタ、113はデコード
回路、114はカウンタ、115はタイマ、116はN
AND回路、117は加算器、である。
カウンタ112は垂直同期信号■をリセット信号として
、水平同期信号I]をカウントする。このカウント値を
、デコード回路113はデコードして、書き込みエリア
を示すVBLK信号を第17図に示すように生成する。
このVBLK信号をリセット信号として、カウンタ11
4は、水平同期信号Hをカウントする。
加算器117は、カウンタ114の出力の0ビツト目か
ら7ビツト目までを、その1ビツト目から8ビツト目と
し、フィールド判別回路111の出力をその0ビツト目
とした値に、オフセット回路41からのオフセット値を
加え、第17図に示すように書き込み垂直アドレスを生
成する(第17図において、オフセット値をn、として
いる。)。
書き込み制御信号WEは、サンプリングクロック生成回
路4からのサンプリングクロックbをタイマ115によ
り遅延させ、さらにVBLK信号でゲートをかけて、生
成する。
このようにして、ラインメモリ101の書き込み垂直ア
ドレスをオフセットすることにより、書き込み時にあら
かじめプリント画像をシフトさせておき、スイッチ43
を切りかえてマルチ画面プリントを得るものである。
第18図は本発明の第5の実施例を示すブロック図であ
る。
本実施例では、横方向マルチ画面プリントは第14図の
実施例と全く同じ動作により実現し、縦方向マルチ画面
プリントは、占き込み垂直アドレスの制御によりライン
メモリ101に同一データを2つ書き込むことにより実
現するものである。
第18図において、第14図と同一符号のものは第14
図と同一機能を有するものである。その他、202は書
き込み垂直アドレス回路であり、第19図に示す如き構
成となっている。また、205は信号線である。
横方向マルチ画面プリント時の動作は、第14図の実施
例と同じであるため、その説明は省略する。
では、縦方向マルチ画面プリント時の動作について、書
き込み垂直アドレス回路202の動作を中心にして、第
19図および第20図を用いて説明する。
第19図において、第16図と同一符号のものは第16
図と同一機能を有するものである。その他、210はセ
レクタ、211,212はタイマ、213はNAND回
路、214はタイマ、215はラッチ、216は一致検
出回路、217はカウンタ、218はデコード回路、2
19はOR回路、220はセレクタ、である。
セレクタ210の一方の入力には、第14図の実施例に
おける書き込み垂直アドレスと同じもの、即ち、加算器
117の出力が入力されている。また、もう一方の入力
には、第20図に示す如き、同一データを2回書き込め
るような書き込み垂直アドレスが人力されている。そし
て、セレクタ210はシスコン29からの通常プリント
/マルチ画面プリントの切換え信号により、通常プリン
ト時とマルチ画面プリント時とで書き込み垂直アドレス
を切り換える。
縦方向マルチ画面プリント時における書き込み垂直アド
レス、即ち、第20図に示す如き書き込み垂直アドレス
は以下のようにして生成する。
−数構出回路216は、カウンタ114の出力と、オフ
セット回路41からの出力との一致検出をする。この一
致信号をリセット信号として、カウンタ217は、水平
同期信号Hをカウントする。
また、ラッチ215は、サンプリングクロックbをタイ
マ214により所定時間遅延した信号をクロンクとして
動作する。そこで、書き込み垂直アドレスは、カウンタ
217の出力の1ビツト目から7ビツト目までを、その
1ビツト目から7ビツト目までとし、フィールド判別回
路111の出力をそのOビット目とし、サンプリングク
ロックbよりもタイマ214による遅延分だけ遅れて切
り換わるラッチ215のQ出力をその8ビツト目として
、生成される。
次に、縦方向マルチ画面プリント時の書き込み制御信号
WEについて説明する。
縦方向マルチ画面プリント時に、書き込み制御信号WE
は、書き込み垂直アドレスの変化に応じて、1つのデー
タ期間中に、2回Lowレベルになる必要がある。その
ため、サンプリングクロックbに同期して、タイマ21
1とタイマ212で、2種類のパルスを発生させる。こ
の2種類のパルスをNAND回路213においてNAN
Dをとり、第20図に示すような書き込み制御信号WE
を発生させる。
以上の書き込み動作により、ラインメモリ101に同一
データを異なるアドレス番地に2回書きこむことができ
る。
以上説明したように、本実施例によれば、ラインメモリ
として、デュアルポートメモリを使ったラインメモリを
用いて、書き込み垂直アドレスの制御により、縦方向マ
ルチ画面プリントを行なうことができる。
第21図は本発明の第6の実施例を示すブロック図であ
る。
第21図において、第2図と同一符号のものは第2図と
同一機能を有するものである。その他、401は感熱ヘ
ッド15の入力を切り換えるスイッチ、402は読み出
しアドレスをデコードするデコード回路である。
本実施例は、感熱ヘッド15の入力にゲートをかけるこ
とによりマルチ画面プリント時に、各画像の境界に白枠
をつけるものである。
縦方向マルチ画面プリント時には、読み出しアドレス回
路8の出力を、デコード回路402でデコードし、その
デコード出力でスイッチ401を切り換えることによっ
て境界に白枠を入れることができる。
また、横方向マルチ画面プリント時には、プリントライ
ンカウンタ36の出力を、デコード回路37でデコード
し、その出力でスイッチ401を切り換えることによっ
て境界に白枠を入れることができる。
以上のように、本実施例によれば、マルチ画面プリント
時に、各画像の境界に白枠を設けることができる。
〔発明の効果〕
以上、説明したように、本発明によれば、ビデオ信号の
サンプリングタイミングの制御及びラインメモリのアド
レス制御と感熱ヘッドへの入力制御等を行うことにより
、入力画像の特定部分を切り出して、同一複数画面にし
て印画紙上にプリントすることができる。
【図面の簡単な説明】
第1図は本発明の詳細な説明するための説明図、第2図
は本発明の第1の実施例を示すブロック図、第3図は本
発明によるマルチ画面プリントを説明するための説明図
、第4図は縦方向マルチ画面プJントにおいて第2図の
ラインメモリの読み出しアドレスをオフセットしない場
合とオフセットした場合とで得られるプリントの違いを
示した説明図、第5図は第2図のラインメモリと感熱ヘ
ッド内のシフトレジスタに記憶される内容を示した説明
図、第6図は第2図の読み出しアドレス回路の構成を示
すブロック図、第7図は第2図の実施例における縦方向
マルチ画面プリント時の要部信号のタイミングを示すタ
イミングチャート、第8図は第2図の実施例における横
方向マルチ画面プリント時の要部信号のタイミングを示
すタイミングチャート、第9図は本発明の第2の実施例
を示すブロック図、第10図は第9図の読み出しアドレ
ス回路の構成を示すブロック図、第11図は第9回の実
施例におけるラインメモリの読み出しアドレスを通常プ
リント時と縦方向マルチ画面プリント時とで比較して示
した説明図、第12図は本発明の第3の実施例を示すブ
ロック図、第13図は第12図の中間調制御回路の構成
を示すブロック図、第14図は本発明の第4の実施例を
示すブロック図、第15図は第14図のラインメモリの
動作を説明するための説明図、第16図は第14図の書
き込み垂直アドレス回路の構成を示すブロック図、第1
7図は第14図の実施例における縦方向マルチ画面プリ
ント時の要部信号のタイミングを示すタイミングチャー
ト、第18図は本発明の第5の実施例を示すブロック図
、第19図は第18図の書き込み垂直アドレス回路の構
成を示すブロック図、第20図は第18図の実施例にお
ける縦方向マルチ画面プリント時の要部信号のタイミン
グを示すタイミングチャート、第21図は本発明の第6
の実施例を示すブロック図、である。 符号の説明 4・・・サンプリングクロック生成回路、5・・・A/
D変換器、6・・・ラインメモリ、7・・・書き込みア
ドレス回路、8・・・読み出しアドレス回路、9・・・
中間調制御回路、15・・・感熱ヘッド、29・・・シ
スコン、35.41・・・オフセット回路、37・・・
デコード回路、36 ・・・プリントラインカウンタ、
43・・・スイッチ。 第 図 第 図 第 図 第 図 RAM壱巨 SAM郁

Claims (1)

  1. 【特許請求の範囲】 1、静止画像として入力されるアナログのビデオ信号を
    前記静止画像の縦1ライン或いは横1ライン単位で順次
    サンプリングしてディジタルの画像データとして出力す
    るアナログ/ディジタル変換手段と、該アナログ/ディ
    ジタル変換手段より出力される縦1ライン或いは横1ラ
    イン分の前記画像データを記憶するラインメモリと、該
    ラインメモリより読み出された前記画像データから制御
    データを生成する制御データ生成手段と、生成された前
    記制御データを入力し該制御データに基づいて一列に並
    んだ複数の発熱体を発熱させ印画紙に縦1ライン或いは
    横1ラインずつ前記静止画像をプリントする感熱ヘッド
    と、から成るビデオプリンタの信号処理回路において、 前記感熱ヘッドが縦1ライン或いは横1ラインプリント
    する毎に計数を行い、その計数値に基づいて前記アナロ
    グ/ディジタル変換手段における前記静止画像でのサン
    プリングすべき縦1ライン或いは横1ラインの位置を決
    定するサンプリング位置決定手段と、所望のオフセット
    値を出力する第1のオフセット手段と、を設け、前記サ
    ンプリング位置決定手段は、プリント開始時に前記第1
    のオフセット手段よりオフセット値をロードし、該オフ
    セット値より計数を開始し、前記感熱ヘッドが所望のラ
    イン数プリントをしたら、再び前記第1のオフセット手
    段よりオフセット値をロードし、該オフセット値より再
    び計数を開始するようにしたことを特徴とするビデオプ
    リンタの信号処理回路。 2、請求項1に記載の信号処理回路において、前記ライ
    ンメモリの読み出しアドレスを出力する読み出しアドレ
    ス手段と、所望のオフセット値を出力する第2のオフセ
    ット手段と、前記制御データ生成手段にて生成された前
    記制御データを複数に分岐する分岐手段と、を設け、前
    記読み出しアドレス手段は、前記第2のオフセット手段
    より入力される前記オフセット値より計数を開始し、そ
    の計数値を前記読み出しアドレスとして出力すると共に
    、前記感熱ヘッドは、前記分岐手段にて分岐して得られ
    た複数の同一の制御データを入力して、それら制御デー
    タに基づいて一列に並んだ複数の前記発熱体を発熱させ
    るようにしたことを特徴とするビデオプリンタの信号処
    理回路。 3、請求項1に記載の信号処理回路において、前記ライ
    ンメモリの読み出しアドレスを出力する読み出しアドレ
    ス手段と、所望のオフセット値を出力する第2のオフセ
    ット手段と、を設け、前記読み出しアドレス手段は、前
    記第2のオフセット手段より入力される前記オフセット
    値より計数を開始し、その計数値が所望の値になったら
    再び前記オフセット値より計数を開始する計数手段か、
    或いは、前記第2のオフセット手段より入力される前記
    オフセット値より計数を開始し、同じ値を連続して複数
    回ずつ計数する計数手段を有し、それら計数手段にて計
    数された値を前記読み出しアドレスとして出力するよう
    にしたことを特徴とするビデオプリンタの信号処理回路
    。 4、請求項1に記載の信号処理回路において、前記ライ
    ンメモリの書き込みアドレスを出力する書き込みアドレ
    ス手段と、所望のオフセット値を出力する第2のオフセ
    ット手段と、前記制御データ生成手段にて生成された前
    記制御データを複数に分岐する分岐手段と、を設け、前
    記書き込みアドレス手段は、前記第2のオフセット手段
    より入力される前記オフセット値より計数を開始し、そ
    の計数値を前記書き込みアドレスとして出力すると共に
    、前記感熱ヘッドは、前記分岐手段にて分岐して得られ
    た複数の同一の制御データを入力して、それら制御デー
    タに基づいて一列に並んだ複数の前記発熱体を発熱させ
    るようにしたことを特徴とするビデオプリンタの信号処
    理回路。 5、請求項1に記載の信号処理回路において、前記ライ
    ンメモリの書き込みアドレスを出力する書き込みアドレ
    ス手段と、所望のオフセット値を出力する第2のオフセ
    ット手段と、を設け、前記書き込みアドレス手段は、前
    記第2のオフセット手段より入力される前記オフセット
    値より計数を開始し、その計数値を第1の値とし、該計
    数値に所望の数を加えた値を第2の値とし、少なくとも
    前記第1の値と第2の値とを時分割にて前記書き込みア
    ドレスとして出力すると共に、前記ラインメモリは、前
    記書き込みアドレスとして出力された前記第1の値と第
    2の値の示す異なるアドレスに、前記アナログ/ディジ
    タル変換手段より出力される前記画像データのうちの、
    同一のデータを記憶するようにしたことを特徴とするビ
    デオプリンタの信号処理回路。
JP63216265A 1988-09-01 1988-09-01 ビデオプリンタの信号処理回路 Pending JPH0267092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63216265A JPH0267092A (ja) 1988-09-01 1988-09-01 ビデオプリンタの信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63216265A JPH0267092A (ja) 1988-09-01 1988-09-01 ビデオプリンタの信号処理回路

Publications (1)

Publication Number Publication Date
JPH0267092A true JPH0267092A (ja) 1990-03-07

Family

ID=16685838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63216265A Pending JPH0267092A (ja) 1988-09-01 1988-09-01 ビデオプリンタの信号処理回路

Country Status (1)

Country Link
JP (1) JPH0267092A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004318139A (ja) * 2003-04-08 2004-11-11 Microsoft Corp ディスプレイソースデバイダ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004318139A (ja) * 2003-04-08 2004-11-11 Microsoft Corp ディスプレイソースデバイダ

Similar Documents

Publication Publication Date Title
JPH087567B2 (ja) 画像表示装置
JPH0642196B2 (ja) 倍密度走査用ラインメモリ
JPH03500692A (ja) ビデオ表示システム
JP2579362B2 (ja) 画面表示装置
JPH0267092A (ja) ビデオプリンタの信号処理回路
KR0160632B1 (ko) 화상 프린트 제어장치
JPH0863140A (ja) 画像処理装置
JPH0271694A (ja) ビデオプリンタの信号処理回路
JP2783340B2 (ja) カラービデオプリンタ
JP3412835B2 (ja) 表示制御装置
JPS62207090A (ja) ビデオプリンタ装置
SU1656588A2 (ru) Устройство дл отображени информации на цветном индикаторе
JP3314113B2 (ja) ビデオプリンタ
JP3003734B2 (ja) 表示制御装置
JPS63290754A (ja) ビデオプリンタ
JPS62164130A (ja) 画像処理装置
JPH0437453B2 (ja)
JPH02162044A (ja) 画像プリンタ
JPH01229572A (ja) ビデオプリンタの信号処理回路
JPH07154735A (ja) ビデオプリンタ
JPS62232688A (ja) 画像処理装置
JPS62203497A (ja) ビデオプリンタ装置
JPH0721702B2 (ja) カラ−グラフイツクデイスプレイ装置
JPH0348788A (ja) レーダ表示装置
JPS63209392A (ja) 映像処理装置