JPH0271694A - ビデオプリンタの信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号からプリント画像を得るビデオプ
リンタの信号処理回路に関し、特に、プリント画像とし
て同一４画面等のマルチ画面をプリントすることが可能
な信号処理回路に関するものである。

〔従来の技術〕

ビデオ信号からプリント画像を得るビデオプリンタの信
号処理回路としては、従来、例えば、特開昭６１−１８
２８６号公報に記載されているように、入力されたビデ
オ信号（入力画像）を同期信号をもとにしてメモリに記
憶し、プリント時には、メモリより書き込み順と同じ順
番で読み出して感熱ヘッドに送り、印画紙上にプリント
画像を得るものであった。

〔発明が解決しようとする課題〕

上記した既提案例においては、プリント画像として画面
全体をプリントする技術については記載されていたが、
画面全体或いはその一部を縮小して、それを印画紙上に
同一４画面等、同一複数画面にしてプリントするマルチ
画面プリントの技術については開示されていなかった。

そこで、本発明の目的は、入力画像の全体或いバ一部ヲ
縮小して同一複数画面にしてプリントするマルチ画面プ
リントが可能なビデオプリンタの信号処理回路を提供す
ることにある。

〔課題を解決するための手段〕

ビデオプリンタは、静止画像として入力されるアナログ
のビデオ信号をアナログ／ディジタル変換手段により前
記静止画像の縦１ライン単位で順次サンプリングしてデ
ィジタルの画像データに変換し、そして、該画像データ
をラインメモリに一旦記憶し、その後、該ラインメモリ
より前記画像データを読み出して中間調制御回路により
該画像データから０Ｎ−ＯＦＦデータを生成し、そして
、感熱ヘッドにおいて、生成された前記０Ｎ−ＯＦＦデ
ータに基づいて一列に並んだ複数の発熱体を発熱させ、
印画紙に縦１ラインずつ前記静止画像をプリントするも
のである。

そこで、本発明では、上記した目的を達成するために、
前記感熱ヘッドが縦１ラインプリントする毎に、前記ア
ナログ／ディジタル変換手段における前記静止画像での
サンプリングすべき縦１ラインの位′１１（以下、サン
プリング位置と言う。）を２画素分ずつ一方向にずらし
て行き、前記感熱ヘッドが所望のライン数プリントした
ら、前記サンプリング位置を最初の位置まで戻し、再び
、該サンプリング位置を２画素分ずつ前記方向と同一方
向にずらして行くサンプリング位置決定手段と、前記ラ
インメモリの読み出しアドレスとして、２ずつ増加する
値を、それぞれ連続して２回ずつ出力する読み出しアド
レス手段と、を設けるようにした。

〔作用〕

前記サンプリング位置決定手段は、前記感熱ヘッドが１
１１ラインプリントする毎に、前記サンプリング位置を
２画素分ずつ一方向にずらして行き、前記感熱ヘッドが
所望のライン数ブリントシたら、前記サンプリング位置
を最初の位置まで戻し、再び、該サンプリング位置を２
画素分ずつ前記方向と同一方向にずらして行く。この様
にすると、入力画像は縦ｌラインおきにプリントされ、
所望のライン数プリント後、再び、入力画像の、先にプ
リントした部分と同じ部分よりプリントされることにな
り、横方向に１／２に縮小した画像を２個プリントする
ことができる。

一方、前記読み出、しアドレス手段は、前記ラインメモ
リの読み出しアドレスとして、２ずつ増加する値を、そ
れぞれ連続して２回ずつ出力する。

この結果、前記ラインメモリからは、縦１ライン分の前
記画像データの間引かれたデータが２つ読み出されるこ
とになり、縦方向に１／２に縮小した画像を２個プリン
トすることができる。

以上の、横方向に縮小された画像を２個プリントする動
作と、縦方向に縮小された画像を２個プリントする動作
と、を同時に行なうことにより、画面全体を縮小した画
像を４個プリントすることができる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

本発明は、入力画像を縮小して、縦横Ｎ分割したＮＸＮ
個の同一画像をプリントするものである（但し、縦横と
も縮小比は同じである。）。

以下の説明では、Ｎ＝２、即ち、縦横それぞれ２分割し
た４個の同一画像をプリントするものとして説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、１はＮＴＳＣ方式のビデオ信号ａを入
力する入力端子、２は入力されたＮＴＳＣ方式のビデオ
信号を赤、緑、青を示すＲＯＢ信号にデコードするデコ
ーダ回路、３は入力されたＮＴＳＣ方式のビデオ信号か
ら同期信号を分離する同期分離回路、４はサンプリング
クロックｂを発生ずるサンプリングクロック生成回路、
５はアナログ信号をアナログ／ディジタル（以下、Ａ／
Ｄと略す）変換するＡ／Ｄ変換器、６は１５４７分の画
像データ（以下、単にデータと言う）を記憶するライン
メモリ、７はラインメモリ６の書き込みアドレスを出力
する書き込みアドレス回路、８はラインメモリ６の読み
出しアドレスを出力する読み出しアドレス回路、９はラ
インメモリ６から読み出されたデータから感熱ヘッド１
５を駆動する０Ｎ−ＯＦＦデータをつくる中間調制御回
路、１０は比較器、１１は階調カウンタ、１３．１４は
ラッチ、である。また、１５は感熱ヘッドで、この感熱
ヘッド１５は、シフトレジスタ１６，１７と、このシフ
トレジスタ１６．１７に接続されたラッチ群１８．１９
と、このラッチ群１８．１９に接続されたゲート群２０
．２１と、このゲート群２０．２１に接続された発熱体
群２２．２３とから構成される。また、２８は感熱ヘッ
ド１５の通電を制御する通電制御回路、２９は回路全体
の動作を制御するシステムコントローラ（以下、シスコ
ンと略す）、３４はデコードされたＲＧＢ信号のうち１
つの信号を選ぶセレクタ、３５はサンプリング位置をオ
フセットするオフセット回路、３６はプリントライン数
を計数するプリントラインカウンク、３７はデコード回
路、４１は読み出しアドレスにオフセットを与えるオフ
セット回路、である、また、４４．４５はサンプリング
クロック生成回路４を構成するもので、それぞれ、４４
はプリント位置カウンタ、４５はクロック生成回路であ
る。また、５４〜５９は読み出しアドレス回路８の入出
力信号線、８１はスイッチ、８２はｌラインプリントす
る毎にクロックを２発発生するクロック２発発生回路、
である。

以下、第１図において、通常プリント時の動作について
説明する。

入力端子１より入力されるＮＴＳＣ方式のビデオ信号ａ
は、静止画像を表すビデオ信号であり、デコーダ回路２
でＲＧＢ信号にデコードされた後、セレクタ３４により
ＲＯＢ信号のうちの１色の信号が選択される０選択され
た信号は、Ａ／Ｄ変換器５においてサンプリングクロッ
ク生成回路４からのクロックｂに従ってサンプリングさ
れΔ／Ｄ変換される。Δ／Ｄ変換して得られたデータは
、ラインメモリ６の、書き込みアドレス回路７の指定し
たアドレスに記憶される。

プリント時には、読み出しアドレス回路８によりライン
メモリ６に記憶されたデータを記憶した順に読み出す。

ラインメモリ６より読み出されたデータは、中間調制御
回路９内の階調カウンタ１１の値と、比較器１０で比較
され、感熱ヘッド１５の０Ｎ−ＯＦＦデータを生成する
。このように中間調制御回路９でつくられた０Ｎ−ＯＦ
Ｆデータに基づいて感熱へ・シト１５は各ドツト単位で
発熱し、信号レベルに応じたインクを印画紙（図示せず
）に付着する。

以上説明したようにして、１ライン分のプリントが終了
すると、サンプリングクロック生成回路４は、サンプリ
ングｂの発生位置（即ち、発生タイミング）を１画素分
ずらし、以下同様にして次の１ライン分のプリントを行
なう。

以上の動作を繰り返すことにより、１色１画面のプリン
トを行ない、次にセレクタ３４を切り換えて、次の色を
同様にプリントし、３色重ね合わせて、フルカラープリ
ンＩ・を得る。

以上の動作をもとに、第２図に示すように、画面全体を
縮小した画像を印画紙上に複数個プリントするマルチ画
面プリントの動作について以下説明する。

このようなプリントは、サンプリングクロック生成回路
４において、サンプリングクロックｂの発生位置を１ラ
インプリントするたびに２画素分ずつずらしていくとと
もに、読み出しアドレス回路８において、ラインメモリ
６の読み出しアドレスとしてとびとびの値を２回ずつ連
続して得ることにより、実現される。

まず、サンプリングクロックｂの発生位置を２画素分ず
つずらしてゆき、横方向に１／２に縮小された画像を２
個プリントする動作を、第１図及び第３図を用いて説明
する。

マルチ画面プリント時には、シスコン２９の制御により
、スイッチ８１において、クロック２発発生回路８２の
出力をサンプリングクロック生成回路４に接続する。

まず、プリント開始時に、サンプリングクロック生成回
路４内のプリント位置カウンタ４４は、デコード回路３
７よりロード信号が入力されると、オフセット回路３５
よりオフセット値をロードし、そのオフセット値よりカ
ウントを開始する。但し、この場合、オフセット値は０
とする。一方、クロック２発発生回路８２は、シスコン
２９より１ラインスタ一ト信号をうけとり、それに同期
してクロックを２発発生する。プリント位置カウンタ４
４は、この２発のクロックうけとり、１ラインプリント
するたびに、カウント値を２ずつ上げ、クロック生成回
路４５にて生成されるサンプリングクロックｂの発生位
置を第３図に示す如く２画素分ずつずらしていく。

また、この時、プリン！・ラインカウンタ３６は、プリ
ントライン数を数えていて、所定値までカウントすると
、デコード回路３７は、再びロード信号を出力する。こ
れをうけて、サンプリング位置カウンタ４４は、オフセ
ット回路３５よりオフセット値をロードする。

これにより、サンプリングクロック生成回路４は、サン
プリングクロックｂの発生位置をプリント開始時の位置
に戻し、以下同様に、１ラインプリントするたびにサン
プリングクロックｂの発生位置を２画素分ずつずらして
いく。

以上の動作により、横方向に１７２に縮小された画像を
２個プリントすることになる。

次に、ラインメモリ６の読み出しアドレスとしてとびと
びの値を２回ずつ連続して得て、縦方向に１／２に縮小
された画像を２個プリントする動作を、第１図、第４図
、第５図及び第６図を用いて説明する。

第１図において、感熱へラド１５は、データ転送の高速
化のために、２入力構成になっており、その２つの入力
を、通電制御回路２８がらのクロックＨＣＫで同時に取
りこむという動作をする。

一方、第４図に示すように、入力画像の１ライン分のデ
ータは、ラインメモリ６にそのままの順番（即ち、０，
１．・・・、５１１という順番）で記憶されている。

従って、ラインメモリ６から読み出す際には、０．２５
６．ｌ、２５７，２，２５８．・・・という具合に交互
に読み出して、（０，２５６）、（１゜２５７）、　（
２，２５８）、・・・というペアで感熱ヘッド１５内の
シフトレジスタ１６と１７に同時に与える。

また、第１図に示す読み出しアドレス回路８は、第５図
に示す如き構成となっている。

第５図において、５０はセレクタ、５１はカウンタ、５
２は加算器、５３はＯＲ回路、である。

カウンタ５１は、ＯＲ回路５３の出力である読み出しク
ロックＣＫＡ、ＣＫＢの論理和をカウントする。また、
セレクタ５ｏの第１の入力には、その０ビツト目（最下
位ビット）〜７ビツト目をそれぞれカウンタ５１の出力
の１ビツト目〜８ビツト目とし、その８ビツト目（最上
位ビット）をカウンタ５１の出力の０ビツト目とした値
が入力され、セレクタ５０の第２の入力には、その０ビ
ツト目（最下位ビット）をＬｏｗに固定し、その１ビツ
ト目〜８ビツト目をそれぞれカウンタ５１の出力の１ビ
ツト目〜８ビツト目とした値に、加算器５２でオフセッ
ト回路４１がらのオフセット値を加えた値が入力される
。但し、この場合、オフセット値はＯとする。

セレクタ５０は、シスコン２９からの通常プリント／マ
ルチ画面プリントの切換信号により、ラインメモリ６に
与える読み出しアドレスを切り換え、通常プリント時に
はセレクタ５０の第１の入力を、マルチ画面プリント時
には第２の入力を、その読み出しアドレスとして出力す
る。

これにより、マルチ画面プリント時にラインメモリ６に
与える読み出しアドレスは、第６図に示すように、　ｒ
ＯＪ、　　［２１，ｒ４Ｊ、・・・、ｒ５１０１という
ような、とびとびの順になり、しかも、゛同じ値を２回
ずつ連続して与えることになる。

従って、このような読み出しアドレスによってラインメ
モリ６よりデータが読み出され、感熱ヘッド１５内のシ
フトレジスタ１６．１７に入力されると、それらデータ
は、第４図に示す様に（０゜０）、（２，２）、・・・
（５１０，５１０）というベアで与えられることになり
、その結果、縦方向に１／２に縮小された画像が２個得
られる。

以上説明した、横方向に１／２に縮小された画像を得る
動作と、縦方向に１／２に縮小された画像を２個得る動
作と、を同時に行なうことにより、第２図に示した様な
画面全体を１／４縮小した画像を４個プリントすること
ができる。

また、本実施例において、上記説明では、オフセット回
路３５．４１からのオフセット値はＯであるとしたが、
オフセット回路３５からのオフセット値として所望の値
を与えれば、プリント開始時のサンプリングクロックｂ
を所望の位置より発生させることができ、また、オフセ
ット回路４１からのオフセット値として所望の値を与え
れば、ラインメモリ６の所望のアドレスよりデータの読
み出しを開始することができるため、入力画像の所望の
部分を切り出して、縮小して、複数個の画像をプリント
させることもできる。

第７図は、本発明の他の実施例を示すブロック図である
。

本実施例では、ラインメモリとしてデュアルポートメモ
リを使用したラインメモリを用いて、画面全体を縮小し
た画像を印画紙上に複数個プリント（マルチ画面プリン
ト）するものである。

まず、本実施例の構成を説明する。

本実施例の構成は、第１図の実施例の構成において、ラ
インメモリ６と中間調制御回路９を、デュアルポートメ
モリを用いたラインメモリ１１０１（ＲＡ部とＳＡＭ部
とから成る。）とＥｘ−ＯＲ回路１０２．１０３でおき
かえ、又、ラインメモリのアドレスを制御する書き込み
アドレス回路７と読み出しアドレス回路８を、書き込み
垂直アドレス回路１０６と書き込み水平アドレス回路１
０４及び読み出し水平アドレス回路１０５でおきかえた
ものである。第７図において、第１図と同一符号のもの
は第１図と同一機能を有するものである。その他、４３
は通電制御回路、３１１〜３１７は書き込み垂直アドレ
ス回路１０６の入出力信号線、である。

では、まず、第７図において、通常のプリント時の動作
について説明する。

書き込み垂直アドレス回路１０６は、水平同期信号Ｈに
したがって垂直アドレスを進めていく。

書き込み水平アドレス回路１０４は、へ／Ｄ変換器５で
Ａ／Ｄ変換されたデータを、水平アドレスとしてライン
メモリ１０１に与える。ラインメモリ１０１は、書き込
み垂直アドレス回路１０６と、書き込み水平アドレス回
路１０４の指定するアドレスに“１゛を凹き込む。

第８図は、ラインメモリ１０１におけるデータの書き込
みを模式的に表わした説明図である。

ラインメモリ１０１に１ライン分のデータが書き込まれ
たら、まず、読み出し水平アドレス回路１０５は水平ア
ドレスとして「０」を指定して、ラインメモリ１０１は
、水平アドレス「０」のデータ５１２個を、ＲＡＭ部か
らＳＡＭ部に転送する。ＳＡＭ部に記憶された１ライン
１階調分のデータは、通電制御回路４３からのクロック
ＩＩ　ＣＫによりシリアルに読み出され、Ｅｘ−ＯＲ回
路１０２．１０３に入力される。また、感熱ヘッド１５
のシフトレジスタ１６．１７には、はじめ、すべてのレ
ジスタに１°°のデータが書き込まれており、クロック
［−１ＣＫにより順次読み出されていく。

Ｅｘ−Ｏｒ？回路１０２．１０３は、シフトレジスタ１
６．１７の出力とラインメモリ１０１の出力との排他的
論理和をとり、０Ｎ−ＯＦＦデータを生成し、感熱へラ
ド１５に送る。感熱ヘッド１５は、ｌライン１階調分の
０Ｎ−ＯＦＦデータが入力されたら、その０Ｎ−ＯＦＦ
データに基づき１階調分の通電をする。以後、読み出し
水平アドレス回路１０５は、水平アドレスを１つずつ「
６３」まで増加させていき（ここでは、プリントは６４
階調としている）、１ライン分のプリントをする。１ラ
イン分のプリントを終えたら、以後、第１図の実施例を
全く同様の動作で１画面分のフルカラープリントを得る
。

以上の動作をもとに、第２図に示したように、画面全体
を縮小した画像を、印画紙上に複数個プリントするマル
チ画面プリントの動作について以下説明する。

本実施例において、マルチ画面プリントは、サンプリン
グクロック生成回路４において、サンプリングクロック
ｂの発生位置を１ラインプリントするたびに２画素分ず
つずらしていくとともに、書き込み垂直アドレス回路１
０６によって、間引かれたデータをラインメモリ１０１
に２回書き込むことにより、実現される。

本実施例において、サンプリングクロックｂの発生位置
を２画素分ずつずらしてゆき、横方向に１／２に縮小さ
れた画像を２個プリントする動作は、第１図の実施例と
全く同じである。

そこで、次に、間引かれたデータをラインメモリ１０１
に２回書き込み、縦方向に１／２に縮小された画像を２
個プリントする動作について、以下、第７図、第９図及
び第１０図を用いて説明する。

第７図に示す書き込み垂直アドレス回路１０６は、第９
図に示す如き構成となっている。まず、第９図を用いて
、書き込み垂直アドレス回路１０６の動作を説明する。

第９図は、第７図の書き込み垂直アドレス回路１０６の
構成を示したブロック図である。

第９図において、１１１はフィールドを判別するフィー
ルド判別回路、１１２はカウンタ、１１３はデコード回
路、１１４はカウンタ、１１５はタイマ、１１ＧはＮＡ
ＮＤ回路、１１７は加算器、１１８はセレクタ、である
。

カウンタ１１２は垂直同期信号Ｖをリセット信号として
、水平同期信号１１をカウントする。このカウント値を
、デコード回路１１３はデコードして、書き込みエリア
を示すＶＢＬＫ信号を第１０図に示すように生成する。

このＶ　Ｂ　Ｌ　Ｋ信号をリセット信号として、カウン
タ１１４は水平同期信号１（をカウントする。

また、セレクタ１１Ｂの第１の入力には、その１ビツト
目〜８ビツト目をそれぞれカウンタ１１４の出力の０ビ
ット目〜７ビツト目とし、そのＯビット目をフィールド
判別回路１１１の出力とした値が入力され、セレクタ１
１８の第２の入力には、その０ビット目〜７ビツト目を
それぞれカウンタ１１４の出力の０ビツト目〜７ビ７１
・目とし、その８ビツト目をフィールド判別回路１１１
の出力とした値に、加算器１１７でオフセット回路４１
からのオフセット値を加えた値が入力される。

但し、この場合、オフセット値は０である。

セレクタ１１８は、シスコン２９からの通常プリント／
マルチ画面プリントの切換信号により、ラインメモリ１
０１に与える書き込み垂直アドレスを切り換え、通常プ
リント時には前述の第１の入力を、マルチ画面プリント
時には前述の第２の入力をその書き込み垂直アドレスと
して出力する。

これにより、マルチ画面プリント時に、ラインメモリ１
０１に与えられる書き込み垂直アドレスは、第１０図に
示ず如（になる。

書き込み制御信号ＷＥは、サンプリングクロック生成回
路４からのサンプリングクロックｂをタイマ１１５によ
り遅延させ、さらにＶＢＬＫ信号でゲートをかけて、生
成する。

一方、入力端子１より入力されるビデオ信号は、前述し
た如＜ＮＴＳＣ方式のビデオ信号であり、飛び越し走査
が行われている。その為、例えば、１フイールド目の信
号には、奇数番目の水平走査線の情報のみが乗っており
、２フイールド目の信号には偶数番目の水平走査線の情
報のみが乗っていることになる。即ち、言い換えれば、
ビデオ信号は、情報が間引かれて入力されていると言え
る。

従って、第１０図に示す様な書き込み垂直アドレスによ
り、ラインメモリ１０１の垂直アドレスｒ□、、ｒ１．
．・・・、ｒ２５５」には、例えば、入力画像の１ライ
ン分のデータ（即ち、第４図にて示したＯ〜５１１のデ
ータ）のうち、０，２゜・・・、５１０と言う間引かれ
たデータが書き込まれ、また、垂直アドレスｒ２５６」
、ｒ２５７．＋、・・・ｒ５１１Ｊには、１．３．・・
・、５１１と言う間引かれたデータが書き込まれ、結局
、ラインメモリ１０１には、入力画像全体を間引いたデ
ータが２つ記）、αされることになる。

この結果、感熱ヘッド１５内のシフトレジスタ１６．１
７には、それぞれに、入力画像全体を間引きしたデータ
が与えられることになり、従って、縦方向に１／２に縮
小された画像を２個得ることができる。

従って、本実施例の如く、ラインメモリとしてデュアル
ポートメモリを使用したラインメモリを用いた場合にお
いても、上記した、横方向に１／２に縮小された画像を
得る動作と、縦方向に１／２に縮小された画像を２個得
る動作を同時に行なうごとにより、第２図に示した様な
画面全体をｌ／４縮小した画像を４個プリントすること
ができる。

また、上記説明では、オフセット回路からのオフセット
値は０としたが、０の代わりに所望の値を与えれば、第
１図に示した実施例と同様、入力画像の所望の部分を切
り出して、縮小して、複数個の画像をプリントさせるこ
ともできる。

第１１図は本発明の別の実施例を示すブロック図である
。

第１１図において、第１図と同一符号のものは第１図と
同一機能を有すものである。その他、３０はエンコーダ
、３３は出力端子、５０１はＲＧＢ信号を３色同時にＡ
／Ｄ変換するＡ／Ｄ変換器、５０２はフィールドメモリ
、５０３はディジタル／アナログ（以下、Ｄ／Ａと略す
）変換器、５０４はクロック生成回路、５０５はフィー
ルドメモリ制御回路、５０６はＲＧＢ信号のうち１つの
１３号を選ぶセレクタ、５１０は色調節回路、５１５は
読み出し時に基準同期信号を発生ずる基準同期信号発生
回路、５１６．５１７は書き込み時と読み出し時で同期
信号を切り換えるスイッチである。

本実施例は、第１２図のように入力画像を−Ｈフイール
ドメモリ５０２に記憶し、それを読み出して、第１図の
実施例と同様にしてマルチ画面プリントを行なうもので
ある。

以下、その動作を説明する。

入力端子ｌより入力されたビデオ信号は、動画像のビデ
オ信号であり、デコーダ回路２でＲＧＴ３信号にデコー
ドされた後、Ａ／Ｄ変ＩＭＰＢ　５０１で同時にＡ／Ｄ
変換される。Ａ／Ｄ変換器５０１は、クロック生成回路
５０４の出力するクロックＳＣＫのタイミングでＡ／Ｄ
変換を行なう。

Ａ／Ｄ変換器５０１でΔ／Ｄ変換して得られたデータは
、フィールドメモリ５０２に入力され、フィールドメモ
リ制御回路５０５の制御により書き込まれる。

ここで、フィールドメモリ制御回路５０５は、書き込み
時には同期分離回路３からの水平同期信号Ｈと垂直同期
信号Ｖとにより、書き込みタイミングおよび凹き込みア
ドレスの制御を行ない、又、読み出し時にはスイヅチ５
１６と５１７を切り換え、基準同期信号発生回路５１５
で発生ずる、水平同期信号トＩに相当する基準同期信号
と垂直同期信号■に相当する基準同期信号とにより読み
出しタイミングおよび読み出しアドレスの制御を行なう
。

フィールドメモリ５０２から読み出されたデータは、Ｄ
／Ａ変換器５０３でＤ／Ａ変換された後、色調節回路５
１０で色調節される。

色調節回路５１０の出力は２分岐され、一方はエンコー
ダ３０でＮＴＳＣ方式のビデオ信号にエンコードされて
、出力端子３３から外部のモニタ（図示せず）に出力さ
れる。また、もう一方は、セレクタ５０６によりＲＧＢ
信号のうちの１色の信号が選択されて、Ａ／Ｄ変換器５
によりＡ／Ｄ変換され、その後、ラインメモリ６に入力
される。

ラインメモリ６に記憶されたデータは、第１図の実施例
と同様に読み出され、中間調制御回路９で０Ｎ−ＯＦＦ
データに変換された後、感熱ヘッド１５に入力される。

感熱ヘッド１５は、入力された０Ｎ−ＯＦＦデータに基
づいて発熱体（図示せず）を発熱し、プリントを行なう
。

本実施例において、マルチ画面プリント時の動作は、第
１図の実施例と全く同様に行なう。すなわち、サンプリ
ングクロック生成回路４において、サンプリングクロッ
クｂの発生位置を１ラインプリントするたびに２画素分
ずつずらしてゆき、プリント途中で、サンプリングクロ
ックｂの発生位置をプリント開始時の位置に戻して、横
方向にｌ／２に縮小した画像を２個プリントする動作と
、読み出しアドレス回路８において、ラインメモリ６の
読み出しアドレスとしてとびとびの値を２回ずつ連続し
て得て、縦方向に１／２に縮小した画像を２個プリント
する動作と、以上２つの動作を同時に行なうことで、画
面全体を１／４に縮小した画像を４個プリントする。

以上説明したように、本実施例の如く、入力画像をフィ
ールドメモリに一旦とりこみ、それを読み出してプリン
トを行なう場合においても、第１図の実施例と同様に、
画面全体を縮小した画像を複数個プリントするマルチ画
面プリントを行なうことができる。

又、フィールドメモリからはデータを順番に読み出し、
ラインメモリ側でマルチ画面プリントを行なうので、モ
ニタ上には、通常の画像が得られるという効果がある。

〔発明の効果〕

以上説明したように、本発明によれば、ビデオ信号のサ
ンプリングタイミングの制御及びラインメモリのアドレ
ス制御を行なうことにより、入ノｊ画像の全体或いは一
部を縮小して同一複数画面にして印画紙上にプリントす
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明によるマルチ画面プリントを説明するための説明
図、第３図は第１図におけるサンプリングクロック生成
回路の動作を説明するための説明図、第４図は第１図に
おけるラインメモリと感熱ヘッド内のシフトレジスフに
記憶される内容を示した説明図、第５図は第１図におけ
る読み出しアドレス回路の構成を示すブロック図、第６
図は第１図の実施例におけるラインメモリの読み出しア
ドレスを通常プリント時とマルチ画面プリント時とで比
較して示した説明図、第７図は本発明の他の実施例を示
すブロック図、第８図は第７図におけるラインメモリの
動作を説明するための説明図、第９図は第７図における
書き込み垂直アドレス回路の構成を示すブロック図、第
１Ｏ図は第７図の実施例におけるマルチ画面プリント時
の要部信号のタイミングを示すタイミングチャート、第
１１図は本発明の別の実施例を示すブロック図、第１２
図は第１１図の実施例における動作の流れを模式的に示
した説明図、である。 符号の説明 ４・・・サンプリングクロック生成回路、５・・・Δ／
Ｄ変換器、６・・・ラインメモリ、７・・・書き込みア
ドレス回路、８・・・読み出しアドレス回路、９・・・
中間調制御回路、１５・・・感熱ヘッド、２９・・・シ
スコン、３５．４１・・・オフセット回路、３７・・・
デコード回路、３６・・・プリントラインカウンタ。 代理人　弁理士　並　木　昭　夫 入力ａイ東 つ０す〉ト巳カ ２ゑ負令 第 図 弔 図 水平アトしス （冷訓デー′３） ＲＡＭ壱１ ５４Ｍ部 ｅｒｓ　　　　　　　ｃＩ’１

Claims (1)

1. 【特許請求の範囲】 １、静止画像として入力されるアナログのビデオ信号を
   前記静止画像の縦１ライン或いは横１ライン単位で順次
   サンプリングしてディジタルの画像データとして出力す
   るアナログ／ディジタル変換手段と、該アナログ／ディ
   ジタル変換手段より出力される縦１ライン或いは横１ラ
   イン分の前記画像データを記憶するラインメモリと、該
   ラインメモリより読み出された前記画像データから制御
   データを生成する制御データ生成手段と、生成された前
   記制御データを入力し該制御データに基づいて一列に並
   んだ複数の発熱体を発熱させ印画紙に縦１ライン或いは
   横１ラインずつ前記静止画像をプリントする感熱ヘッド
   と、から成るビデオプリンタの信号処理回路において、 前記ラインメモリに書き込まれる画像データ或いは該ラ
   インメモリより読み出される画像データを間引く間引き
   手段を設けたことを特徴とするビデオプリンタの信号処
   理回路。 ２、請求項１に記載の信号処理回路において、前記間引
   き手段は、前記感熱ヘッドが縦１ライン或いは横１ライ
   ンプリントする毎に、前記アナログ／ディジタル変換手
   段における前記静止画像でのサンプリングすべき縦１ラ
   イン或いは横１ラインの位置（以下、サンプリング位置
   と言う。）をＮ（Ｎは自然数）画素分ずつ一方向にずら
   して行き、前記感熱ヘッドが所望のライン数プリントし
   たら、前記サンプリング位置を或る位置まで戻し、再び
   、該サンプリング位置をＮ画素分ずつ前記方向と同一方
   向にずらして行くサンプリング位置決定手段から成るこ
   とを特徴とするビデオプリンタの信号処理回路。 ３、請求項１に記載の信号処理回路において、前記間引
   き手段は、Ｎ（Ｎは自然数）ずつ増加または減少する値
   を前記ラインメモリの読み出しアドレスとして出力する
   読み出しアドレス手段から成ると共に、前記感熱ヘッド
   は、前記制御データ生成手段にて生成された前記制御デ
   ータを分岐することにより得られる複数の同一の制御デ
   ータを入力し、それら制御データに基づいて一列に並ん
   だ複数の前記発熱体を発熱させるようにしたことを特徴
   とするビデオプリンタの信号処理回路。 ４、請求項１に記載の信号処理回路において、前記間引
   き手段は、前記ラインメモリの読み出しアドレスとして
   、Ｎ（Ｎは自然数）ずつ増加または減少する値を、それ
   ぞれ連続して複数回ずつ出力する読み出しアドレス手段
   から成ることを特徴とするビデオプリンタの信号処理回
   路。 ５、請求項１に記載の信号処理回路において、前記アナ
   ログ／ディジタル変換手段より出力される縦１ライン或
   いは横１ライン分の画像データを、該画像データにおけ
   る先頭のデータより順に１グループがＮ（Ｎは自然数）
   個のデータから成るように、グループ分けすると共に、
   前記ラインメモリのメモリ領域をＮ個の領域に分割し、
   分割した各メモリ領域に、各グループの中からデータを
   それぞれ一つずつ書き込む書き込み手段から成ることを
   特徴とするビデオプリンタの信号処理回路。 ６、請求項２乃至請求項５のうちの任意の一つに記載の
   信号処理回路において、前記サンプリング位置決定手段
   或いは前記読み出しアドレス手段或いは前記書き込み手
   段における前記Ｎの数値を外部より設定し得るようにし
   たことを特徴とするビデオプリンタの信号処理回路。