JPH0267613A - クロック信号発生回路 - Google Patents

クロック信号発生回路

Info

Publication number
JPH0267613A
JPH0267613A JP63220103A JP22010388A JPH0267613A JP H0267613 A JPH0267613 A JP H0267613A JP 63220103 A JP63220103 A JP 63220103A JP 22010388 A JP22010388 A JP 22010388A JP H0267613 A JPH0267613 A JP H0267613A
Authority
JP
Japan
Prior art keywords
signal
clock signal
frequency
circuit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63220103A
Other languages
English (en)
Other versions
JPH0677228B2 (ja
Inventor
Takahiro Tokuume
徳梅　孝啓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63220103A priority Critical patent/JPH0677228B2/ja
Publication of JPH0267613A publication Critical patent/JPH0267613A/ja
Publication of JPH0677228B2 publication Critical patent/JPH0677228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック信号発生回路に関し、特にディジタル
策積回路化されたクロック信号発生回路に関する。
〔従来の技術〕
従来のマイクロコンピュータシステムにおいて、マイク
ロプロセッサがメモリや周辺回路に対してデータの読出
し又は書込み動作を実行する場合の、マイクロプロセッ
サの動作タイミングは、第３図に示すように、マイクロ
プロセッサとメモリや周辺回路との間で同期化を図る手
段としては、マイクロプロセッサに同期信号を入力して
、同期信号がインアクティブの期間中、マイクロプロセ
ッサが出力するアドレス信号や制御信号を延長する方法
が一般的であった。
第３図において、Ｔ１〜Ｔ３（−船釣にはＴ、）はマイ
クロプロセッサの内部ステートであり、例えば、Ｔ２ス
テートで同期信号を検出し、同期信号が高レベルであれ
ばＴ２ステートを繰返し、低レベルであればＴ３ステー
トへ進む。
〔発明が解決しようとする課題〕
上述した従来のクロック信号発生回路では、マイクロプ
ロセッサとメモリや周辺回路との間でデータの読出し又
は書込み動作の同期化が、読出制御信号又は書込制御信
号のアクティブ期間を延長する方法でしか図れないので
、メモリや周辺回路のその他の特性（例えば、続出制御
信号に対するアドレス信号の設定時間や、書込み動作の
終了と次の書込み動作の開始までのインターバル時間な
ど）の影響で、必要以上に高速のメモリや周辺回路を使
用しなければならないという欠点がある。
〔課題を解決するための手段〕
本発明のクロック信号発生回路は、所定の周期の補助ク
ロック信号を出力する水晶発振回路と、前記補助クロッ
ク信号を所定の分周比で分周してクロック信号を出力す
る分周回路と、外部から入力される同期信号により前記
クロック信号の周波数を可変する同期化回路とを含んで
構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図に示すように、発振回路１は外部に接続された水
晶発振子４の共振周波数を持つパルス信号を生成する。
生成されたパルス信号は補助クロック信号ＣＬ、とじて
、補助クロック信号出力端子７から外部に出力されると
共に、分周回路２によって１／２分周され、クロック信
号ＣＬ２としてクロック信号出力端子も６からマイクロ
プロセッサ等へ供給される。
又、同期信号入力端子８から入力された同期信号ＳＹは
同期化回路３を経て、分周回路２を制御する。即ち、同
期信号ＳＹが高レベルの期間中、分周回路２の分周動作
を停止させ、クロック信号ＣＬ２の周波数を低くする。
第２図は第１図の実施例とそれを用いたマイクロプロセ
ッサの動作を説明するための波形図である。
第２図において、Ｔ１〜Ｔ３は外部のマイクロプロセッ
サの内部ステートであり、アドレス信号とデータ信号と
書込制御信号とはマイクロプロセッサの信号の例である
。
第２図に示すように、Ｔ１ステート及びＴ２ステートの
時間が長くなるように、同期信号ＳＹが入力されている
。
〔発明の効果〕
以上説明したように本発明は、外部から入力される同期
信号によってクロック信号の周波数を変化させ、マイク
ロプロセッサ等に供給することにより、マイクロプロセ
ッサ等で動作の同期を図る機能を設ける必要がなくなり
、更にマイクロプロセッサ等の動作タイミングをすべて
のクロックサイクルごとに制御することができる効果が
ある。
・・・クロック信号、ＳＹ・・・同期信号。

Claims (1)

    【特許請求の範囲】
  1. 所定の周期の補助クロック信号を出力する水晶発振回路
    と、前記補助クロック信号を所定の分周比で分周してク
    ロック信号を出力する分周回路と、外部から入力される
    同期信号により前記クロック信号の周波数を可変する同
    期化回路とを含むことを特徴とするクロック信号発生回
    路。
JP63220103A 1988-09-01 1988-09-01 クロック信号発生回路 Expired - Fee Related JPH0677228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63220103A JPH0677228B2 (ja) 1988-09-01 1988-09-01 クロック信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63220103A JPH0677228B2 (ja) 1988-09-01 1988-09-01 クロック信号発生回路

Publications (2)

Publication Number Publication Date
JPH0267613A true JPH0267613A (ja) 1990-03-07
JPH0677228B2 JPH0677228B2 (ja) 1994-09-28

Family

ID=16745961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63220103A Expired - Fee Related JPH0677228B2 (ja) 1988-09-01 1988-09-01 クロック信号発生回路

Country Status (1)

Country Link
JP (1) JPH0677228B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073085B2 (en) 2002-07-02 2006-07-04 Kabushiki Kaisha Toshiba Semiconductor circuit device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61122733A (ja) * 1984-11-19 1986-06-10 Mitsubishi Electric Corp マイクロプロセツサ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61122733A (ja) * 1984-11-19 1986-06-10 Mitsubishi Electric Corp マイクロプロセツサ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073085B2 (en) 2002-07-02 2006-07-04 Kabushiki Kaisha Toshiba Semiconductor circuit device

Also Published As

Publication number Publication date
JPH0677228B2 (ja) 1994-09-28

Similar Documents

Publication Publication Date Title
US4641044A (en) Clock generator with reset and initialization circuitry
JP2000100170A5 (ja)
JPH0267613A (ja) クロック信号発生回路
JP4004668B2 (ja) データ処理回路
JP2004258888A (ja) 半導体集積回路
JPH0370314A (ja) クロック断検出回路
JPH05315898A (ja) トリガ同期回路
JP2729815B2 (ja) デジタル温度補償発振器の消費電力低減方法
JPH0316738U (ja)
JP2002043847A (ja) 発振器及び発振器の通信方法
JPH03296120A (ja) クロックジェネレータ
JPH02202223A (ja) シリアルデータ発生回路
KR0182956B1 (ko) 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치
JP2789755B2 (ja) 同期式半導体記憶装置
JPH11186899A (ja) クロック発生回路及びクロック発生方法
KR940002880B1 (ko) Led 프린터의 led 헤드 제어회로
JPH04257983A (ja) 画像制御装置
JPS6040149U (ja) ビツト同期ｐｌｌ用位相比較器
JPS61128312A (ja) 演算処理装置
JPS619946U (ja) ト−ン発振回路
JPH0553797A (ja) 計算装置
JPS59136827A (ja) クロツク制御回路
JPS62105217A (ja) 信号発生回路
JPH01177635A (ja) ウエイト制御方式
JPH02268358A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees