JPH0267973A - 動作保証回路を有する診断用回路 - Google Patents
動作保証回路を有する診断用回路Info
- Publication number
- JPH0267973A JPH0267973A JP63218256A JP21825688A JPH0267973A JP H0267973 A JPH0267973 A JP H0267973A JP 63218256 A JP63218256 A JP 63218256A JP 21825688 A JP21825688 A JP 21825688A JP H0267973 A JPH0267973 A JP H0267973A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diagnostic
- flip
- signal
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要コ
集積回路等の一般論理回路と共に設けられる論理回路の
動作の正常性を試験するための診断回路に関し、 診断回路自身が故障して、通常の動作に影響を与えるこ
とを防止すると共に診断回路の障害発生を検出すること
の可能な手段の提供を目的とし、 例えばシステムの動作中は常時“１”となり、回路診断
動作中は常時“０”となる信号と、システムリセット信
号との論理和である信号を聰での診断パス活性化用フリ
ップフロップのリセット人力として与える手段と、総て
の診断パス活性化用フリップフロップの出力の論理和を
求める手段とを設けることにより構成する。
動作の正常性を試験するための診断回路に関し、 診断回路自身が故障して、通常の動作に影響を与えるこ
とを防止すると共に診断回路の障害発生を検出すること
の可能な手段の提供を目的とし、 例えばシステムの動作中は常時“１”となり、回路診断
動作中は常時“０”となる信号と、システムリセット信
号との論理和である信号を聰での診断パス活性化用フリ
ップフロップのリセット人力として与える手段と、総て
の診断パス活性化用フリップフロップの出力の論理和を
求める手段とを設けることにより構成する。
［産業上の利用分野］
本発明は集積回路等において、論理回路を構成する通常
の回路とは別に該回路と非同期的にセット／リセットす
ることが可能な診断パス活性化用フリップフロップを設
け、該診断パス活性化用フリップフロップに特定の値を
セットすることにより、前記通常の回路のフリップフロ
ップ回路のクロックを制御して特定のフリップフロップ
間のパスを活性化せしめることが可能な如く構成された
診断回路の誤動作防止と、該診断回路自身が障害を生じ
た場合の検出手段に関するものである。
の回路とは別に該回路と非同期的にセット／リセットす
ることが可能な診断パス活性化用フリップフロップを設
け、該診断パス活性化用フリップフロップに特定の値を
セットすることにより、前記通常の回路のフリップフロ
ップ回路のクロックを制御して特定のフリップフロップ
間のパスを活性化せしめることが可能な如く構成された
診断回路の誤動作防止と、該診断回路自身が障害を生じ
た場合の検出手段に関するものである。
［従来の技術］
集積回路の製造に際しては、その製造段階で集積回路単
体での試験を行ない、不良品が出荷されることを抑止す
ることが要求される。
体での試験を行ない、不良品が出荷されることを抑止す
ることが要求される。
しかし、近年集積回路の集積度が大となり、その試験を
行なうことは容易ではない。
行なうことは容易ではない。
そのため、集積回路内に通常の回路とは別に診断用の回
路を設けておいて、論理回路内のフリップフロップ（以
下ラッチとも言う）に任意のデータのセットや読み出し
を行なったり、また、フリップフロップ間の特定のパス
を活性化して、データが正常に転送されるか否かを調べ
たり、更にその転送時間を副べること等が行なわれる。
路を設けておいて、論理回路内のフリップフロップ（以
下ラッチとも言う）に任意のデータのセットや読み出し
を行なったり、また、フリップフロップ間の特定のパス
を活性化して、データが正常に転送されるか否かを調べ
たり、更にその転送時間を副べること等が行なわれる。
このような診断回路について更に説明すると、普通、集
積回路等においては、論理回路中のいずれかの論理素子
が故障を生ずる等により回路が正常な動作をしな（なっ
たとき、その原因箇所を探索するための手段として、ス
キャンイン・スキャンアウト回路を設けることが行なわ
れる。
積回路等においては、論理回路中のいずれかの論理素子
が故障を生ずる等により回路が正常な動作をしな（なっ
たとき、その原因箇所を探索するための手段として、ス
キャンイン・スキャンアウト回路を設けることが行なわ
れる。
これは、通常の論理動作を行なう回路とは別に、試験の
ための回路を構成するためのゲートを設けるもので、例
えば該ゲートによって、各フリップフロップを直列に接
続し、先頭のフリップフロップからデータを入力し、ク
ロックごとにこれを順次ぽ列に接続された各７リツプ７
０ツブに移行せしめることにより、各フリップフロップ
に任意のデータをセットしたり、また、最後尾のフリッ
プフロップから順次データを読み出すことにより、内部
のフリップフロップの動作や正常性を確認しようとする
ものである。
ための回路を構成するためのゲートを設けるもので、例
えば該ゲートによって、各フリップフロップを直列に接
続し、先頭のフリップフロップからデータを入力し、ク
ロックごとにこれを順次ぽ列に接続された各７リツプ７
０ツブに移行せしめることにより、各フリップフロップ
に任意のデータをセットしたり、また、最後尾のフリッ
プフロップから順次データを読み出すことにより、内部
のフリップフロップの動作や正常性を確認しようとする
ものである。
また、このような試験回路として、各７リツプ７０フブ
のアドレスを指定することにより、任意のデータを該フ
リップフロップにセットしたり、また、データを読み出
したりすることを可能とする回路も用いられる。
のアドレスを指定することにより、任意のデータを該フ
リップフロップにセットしたり、また、データを読み出
したりすることを可能とする回路も用いられる。
このような機能を用いて、特定したフリップフロップ間
のデータ転送の確認や、転送時間の確認を行なうことも
可能である。
のデータ転送の確認や、転送時間の確認を行なうことも
可能である。
例えば、第２図のように構成された論理回路において、
フリップフロップ５０からフリップフロップ５１へのデ
ータ転送について調べようとするとき、アンドゲート５
６〜５８が、それぞれアンド条件を成立していなければ
ならず、そのためにはアンドゲート５９のアンド条件が
成立しなければならない。
フリップフロップ５０からフリップフロップ５１へのデ
ータ転送について調べようとするとき、アンドゲート５
６〜５８が、それぞれアンド条件を成立していなければ
ならず、そのためにはアンドゲート５９のアンド条件が
成立しなければならない。
そして、これらの条件を満たすためにはフリップフロッ
プ５２〜５５が“１″にセットされている必要がある。
プ５２〜５５が“１″にセットされている必要がある。
そのため、前述したスキャンイン動作によりフリップフ
ロップ５２〜５５“１”をセットした後、これらのフリ
ップ７０ツブ５２〜５５のクロック＜ＣＬＫ）を停止せ
しめれば、フリップフロップ５０〜フリツプフロツプ５
１０間のパスを活性化することができる。
ロップ５２〜５５“１”をセットした後、これらのフリ
ップ７０ツブ５２〜５５のクロック＜ＣＬＫ）を停止せ
しめれば、フリップフロップ５０〜フリツプフロツプ５
１０間のパスを活性化することができる。
これによりフリップフロップ５０とフリップフロップ５
１との間のデータ転送についての測定が行なえることに
なる。
１との間のデータ転送についての測定が行なえることに
なる。
これらのフリップフロップのクロックの制御は診断パス
活性化用フリップフロップに特定の値をセットすること
により行なわれる。
活性化用フリップフロップに特定の値をセットすること
により行なわれる。
第３図はこのような診断パス活性化用回路について説明
する図であって、６０．６１は診断パス活性化用ラッチ
、６２〜６６は組合せ回路、６７、６８はアンド回路、
６９〜７１は一般論理回路のラッチ、７２は診断パス活
性化用回路、７３は一般論理回路を表わしている。
する図であって、６０．６１は診断パス活性化用ラッチ
、６２〜６６は組合せ回路、６７、６８はアンド回路、
６９〜７１は一般論理回路のラッチ、７２は診断パス活
性化用回路、７３は一般論理回路を表わしている。
同図において、診断パス活性化用ラッチ６０に“０”が
セットされ、組合せ回路６２の内部出力が“１”である
とき、ラッチ６９のクロックイネーブル端子に“０”が
印加されてラッチ６９がクロックイネーブル状態となり
、一方、診断パス活性化用ラッチ６０に“ｌ”がセット
されるとラッチ６９はクロックインヒビット状態となる
。
セットされ、組合せ回路６２の内部出力が“１”である
とき、ラッチ６９のクロックイネーブル端子に“０”が
印加されてラッチ６９がクロックイネーブル状態となり
、一方、診断パス活性化用ラッチ６０に“ｌ”がセット
されるとラッチ６９はクロックインヒビット状態となる
。
［発明が解決しようとする課題］
上述したような診断パス活性化用ラッチは、通常の動作
では動作してはならないものであり、回路の診断時のみ
用いるものであるから、通常システムリセット信号が入
力されたときに、クロックイネーブル状態となって、デ
ータをセットし得る状態となる。
では動作してはならないものであり、回路の診断時のみ
用いるものであるから、通常システムリセット信号が入
力されたときに、クロックイネーブル状態となって、デ
ータをセットし得る状態となる。
そして、システム動作中は、−ＪＱ論理回路のラッチが
クロックイネーブル状態となる値を保持し続ける。
クロックイネーブル状態となる値を保持し続ける。
しかし、何らかの理由で、これらの診断パス活性化用ラ
ッチの値が反転すると、−役回路が誤動作を起こすこと
になり、一方、それが診断用回路の障害であるが故に原
因の探索が非常に困難であると言う問題点があった。
ッチの値が反転すると、−役回路が誤動作を起こすこと
になり、一方、それが診断用回路の障害であるが故に原
因の探索が非常に困難であると言う問題点があった。
本発明は、このような従来の問題点に鑑み、診断パス活
性化用ラッチの値が容易に反転することがなく、また、
そのようなことが起きたとき、直ちにこれを検出するこ
との出来る回路方式を提供することを目的としている。
性化用ラッチの値が容易に反転することがなく、また、
そのようなことが起きたとき、直ちにこれを検出するこ
との出来る回路方式を提供することを目的としている。
［課題を解決するための手段］
本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。すなわち、本発明は、論
理回路を構成する通常の回路とは別に該回路と非同期的
にセットあるいはリセットすることが可能な診断パス活
性化用フリップフロップを設け、該診断パス活性化用フ
リップフロップに特定の値をセットすることにより、前
記通常の回路のフリップフロップ回路のクロックを制御
して特定のフリップフロップ間のパスを活性化せしめる
ことが可能な如く構成された診断用回路において、シス
テムの動作中は常時診断パス活性化用フリップフロップ
をリセットする極性の信号となり、回路診断動作中は常
時該信号と逆の極性となる信号と、システムリセット信
号との論理和である信号を総ての診断パス活性化用フリ
ップフロップのリセット入力として与える手段と、総て
の診断パス活性化用フリップフロップの出力の論理和を
求める手段とを設けた診断用回路の動作保証回路である
。
載した手段により達成される。すなわち、本発明は、論
理回路を構成する通常の回路とは別に該回路と非同期的
にセットあるいはリセットすることが可能な診断パス活
性化用フリップフロップを設け、該診断パス活性化用フ
リップフロップに特定の値をセットすることにより、前
記通常の回路のフリップフロップ回路のクロックを制御
して特定のフリップフロップ間のパスを活性化せしめる
ことが可能な如く構成された診断用回路において、シス
テムの動作中は常時診断パス活性化用フリップフロップ
をリセットする極性の信号となり、回路診断動作中は常
時該信号と逆の極性となる信号と、システムリセット信
号との論理和である信号を総ての診断パス活性化用フリ
ップフロップのリセット入力として与える手段と、総て
の診断パス活性化用フリップフロップの出力の論理和を
求める手段とを設けた診断用回路の動作保証回路である
。
〔作 用コ
前記手段において、診断パス活性化用フリップフロップ
は、システムリセット信号によりリセットされると共に
、以降、該フリップフロップのリセット端子に該フリッ
プフロップをリセットする極性の信号が印加され続ける
ことにより強制的にリセット状態を継続することになる
。
は、システムリセット信号によりリセットされると共に
、以降、該フリップフロップのリセット端子に該フリッ
プフロップをリセットする極性の信号が印加され続ける
ことにより強制的にリセット状態を継続することになる
。
従って、例えば誘導やパルス性雑音などによって、意図
しないときに診断パス活性化用フリップフロップの極性
が反転すると言うようなことが避けられるから安定した
回路動作を期待することができる。
しないときに診断パス活性化用フリップフロップの極性
が反転すると言うようなことが避けられるから安定した
回路動作を期待することができる。
そして、万一、ハードウェア的障害等により診断パス活
性化用フリップフロップが人力に関係なくセット状態に
なったときは、総ての診断パス活性化用フリップフロッ
プの出力の論理和を求める回路の出力により、容易にこ
れを検出することができる。
性化用フリップフロップが人力に関係なくセット状態に
なったときは、総ての診断パス活性化用フリップフロッ
プの出力の論理和を求める回路の出力により、容易にこ
れを検出することができる。
［実施例コ
第１図は本発明の一実施例のブロック図であって、ｌは
オアゲート、２は診断パス活性化条件設定回路、３１〜
３ｎは診断パス活性化用ラッチ、４はオアゲートを表わ
している。
オアゲート、２は診断パス活性化条件設定回路、３１〜
３ｎは診断パス活性化用ラッチ、４はオアゲートを表わ
している。
同図において、診断時には、診断パス活性化条件設定回
路２に設定された条件に従って診断パス活性化用ラッチ
３１〜３ｎのセット端子（Ｓ）にセット信号が印加され
て該ラッチがセットされ、その出力が一般ラッチのクロ
ックを制御して必要な診断用パスを形成する。
路２に設定された条件に従って診断パス活性化用ラッチ
３１〜３ｎのセット端子（Ｓ）にセット信号が印加され
て該ラッチがセットされ、その出力が一般ラッチのクロ
ックを制御して必要な診断用パスを形成する。
一方、通常の動作の際には、診断パス活性化用ラッチ３
１〜３ｎは、そのリセット端子（Ｒ）にオアゲート１の
出力が印加されてリセットされる。該オアゲート１には
システムリセット信号と診断パス活性化用ラッチリセッ
ト信号が入力として印加されている。
１〜３ｎは、そのリセット端子（Ｒ）にオアゲート１の
出力が印加されてリセットされる。該オアゲート１には
システムリセット信号と診断パス活性化用ラッチリセッ
ト信号が入力として印加されている。
これらの信号の内システムリセット信号はパルス信号と
して与えられるが、診断パス活性化用ラッチリセット信
号は、その極性（この場合は°°１”）が変化すること
なく常時“１″として与えられ、診断パス活性化用ラッ
チ３．〜３ｎを強制的にリセット状態に保つ。
して与えられるが、診断パス活性化用ラッチリセット信
号は、その極性（この場合は°°１”）が変化すること
なく常時“１″として与えられ、診断パス活性化用ラッ
チ３．〜３ｎを強制的にリセット状態に保つ。
また、診断パス活性化用ラッチ３１〜３ｎの各出力はオ
アゲート４に人力されていて、診断状態でないにも係わ
らず、診断パス活性化用ラッチ３１〜３ｎの中のいずれ
かがセット状態になったとき診断パス活性化用ラッチエ
ラー信号を出力する。
アゲート４に人力されていて、診断状態でないにも係わ
らず、診断パス活性化用ラッチ３１〜３ｎの中のいずれ
かがセット状態になったとき診断パス活性化用ラッチエ
ラー信号を出力する。
［発明の効果コ
以上説明したように本発明によれば、論理回路を構成す
る通常の回路とは別に該回路と非同期的にセットあるい
はリセットすることが可能な診断パス活性化用フリップ
フロップを設け、該診断パス活性化用フリップフロップ
に特定の値をセットすることにより、前記通常の回路の
フリップフロップ回路のクロックを制御して特定のフリ
ップフロップ間のパスを活性化せしめることが可能な如
く構成された診断用回路において、診断パス活性化用フ
リップフロップの誤動作による一般回路への影響を大幅
に減少せしめ一般回路の安定な動作を期待し得る利点が
ある。
る通常の回路とは別に該回路と非同期的にセットあるい
はリセットすることが可能な診断パス活性化用フリップ
フロップを設け、該診断パス活性化用フリップフロップ
に特定の値をセットすることにより、前記通常の回路の
フリップフロップ回路のクロックを制御して特定のフリ
ップフロップ間のパスを活性化せしめることが可能な如
く構成された診断用回路において、診断パス活性化用フ
リップフロップの誤動作による一般回路への影響を大幅
に減少せしめ一般回路の安定な動作を期待し得る利点が
ある。
また、該診断パス活性化用フリップフロップのハード障
害による誤動作を迅速に検出し得るから、システム的な
対処を迅速、かつ、容易に行なうことができるので回路
動作の信頼性を向上せしめ得る°利点がある。
害による誤動作を迅速に検出し得るから、システム的な
対処を迅速、かつ、容易に行なうことができるので回路
動作の信頼性を向上せしめ得る°利点がある。
第１図は本発明の一実施例のブロック図、第２図は論理
回路の例を示す図、第３図は、診断パス活性化用回路に
ついて説明する図である。 １．４・・・・・・オアゲート、２・・・・・・診断パ
ス活性化条件設定回路、３１〜３ｎ・・・・・・診断パ
ス活性化用ラッチ
回路の例を示す図、第３図は、診断パス活性化用回路に
ついて説明する図である。 １．４・・・・・・オアゲート、２・・・・・・診断パ
ス活性化条件設定回路、３１〜３ｎ・・・・・・診断パ
ス活性化用ラッチ
Claims (1)
- 【特許請求の範囲】 論理回路を構成する通常の回路とは別に該回路と非同期
的にセットあるいはリセットすることが可能な診断パス
活性化用フリップフロップを設け、該診断パス活性化用
フリップフロップに特定の値をセットすることにより、
前記通常の回路のフリップフロップ回路のクロックを制
御して特定のフリップフロップ間のパスを活性化せしめ
ることが可能な如く構成された診断用回路において、 システムの動作中は常時診断パス活性化用フリップフロ
ップをリセットする極性の信号となり、回路診断動作中
は常時該信号と逆の極性となる信号と、システムリセッ
ト信号との論理和である信号を総ての診断パス活性化用
フリップフロップのリセット入力として与える手段と、
総ての診断パス活性化用フリップフロップの出力の論理
和を求める手段とを設けたことを特徴とする診断用回路
の動作保証回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218256A JP2536907B2 (ja) | 1988-09-02 | 1988-09-02 | 動作保証回路を有する診断用回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218256A JP2536907B2 (ja) | 1988-09-02 | 1988-09-02 | 動作保証回路を有する診断用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267973A true JPH0267973A (ja) | 1990-03-07 |
| JP2536907B2 JP2536907B2 (ja) | 1996-09-25 |
Family
ID=16717032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218256A Expired - Fee Related JP2536907B2 (ja) | 1988-09-02 | 1988-09-02 | 動作保証回路を有する診断用回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536907B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320983A (ja) * | 1991-04-22 | 1992-11-11 | Fujitsu Ltd | パス活性化回路 |
| WO2020090034A1 (ja) * | 2018-10-31 | 2020-05-07 | 株式会社日立製作所 | 処理装置 |
-
1988
- 1988-09-02 JP JP63218256A patent/JP2536907B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320983A (ja) * | 1991-04-22 | 1992-11-11 | Fujitsu Ltd | パス活性化回路 |
| WO2020090034A1 (ja) * | 2018-10-31 | 2020-05-07 | 株式会社日立製作所 | 処理装置 |
| JPWO2020090034A1 (ja) * | 2018-10-31 | 2021-09-02 | 株式会社日立製作所 | 処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536907B2 (ja) | 1996-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10598728B2 (en) | Scan chain circuit supporting logic self test pattern injection during run time | |
| US5404359A (en) | Fail safe, fault tolerant circuit for manufacturing test logic on application specific integrated circuits | |
| JP3002201B2 (ja) | クロス接続形検査回路及びそのための集積回路 | |
| US5471152A (en) | Storage element for delay testing | |
| US7752514B2 (en) | Methods and apparatus for testing a scan chain to isolate defects | |
| JPH04178580A (ja) | 半導体メモリの故障自己診断装置 | |
| US4542506A (en) | Control system having a self-diagnostic function | |
| JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
| JPH0267973A (ja) | 動作保証回路を有する診断用回路 | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JPH03131779A (ja) | 記憶装置 | |
| RU2198411C2 (ru) | Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag | |
| JP2531615B2 (ja) | 集積回路 | |
| JPH039428B2 (ja) | ||
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPH0210178A (ja) | 論理回路 | |
| JPH06347520A (ja) | 遅延テスト方法 | |
| JPS6070598A (ja) | 自己診断回路 | |
| JPS6244842A (ja) | スキヤンパス診断回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPH0424832A (ja) | 障害検出回路の診断方式 | |
| JPS60111173A (ja) | Ｉｃ試験装置 | |
| JPH01197675A (ja) | 論理回路の診断方法 | |
| JPH02128462A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |