JPH0268571A - 画像形成装置に於けるプリント基板 - Google Patents
画像形成装置に於けるプリント基板Info
- Publication number
- JPH0268571A JPH0268571A JP63220756A JP22075688A JPH0268571A JP H0268571 A JPH0268571 A JP H0268571A JP 63220756 A JP63220756 A JP 63220756A JP 22075688 A JP22075688 A JP 22075688A JP H0268571 A JPH0268571 A JP H0268571A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- substrate
- printed circuit
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Control Or Security For Electrophotography (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は画像形成装置に於けるノイズ対策を施した多層
化されたプリント基板に関するものである。
化されたプリント基板に関するものである。
複写機等の画像形成装置に於いては近年装置の性能が高
度化し、また小型化するの伴い、そこに使用される電子
回路も複雑化するため高密度に実装された多層化された
プリント基板（多層プリント基板）が使用される。 しかし画像形成装置内には複数の高電圧の電源をはじめ
モータ、プランジャ、リレー等のノイズ発生源がある。 この為ＣＰＵで画像形成のシーケンスを制御する場合、
これらのノイズによって制御が乱され、トラブルの発生
原因となっている。 特に高電圧ノイズ源に近接して実装されがちな感光体ド
ラムユニット内のプリント基板ではこの影響が著しい。 そこでノイズの発生源に関連する電子回路にはコンデン
サやコイル、ＥＭＩフィルタを接続する等のノイズ対策
が行われている。
度化し、また小型化するの伴い、そこに使用される電子
回路も複雑化するため高密度に実装された多層化された
プリント基板（多層プリント基板）が使用される。 しかし画像形成装置内には複数の高電圧の電源をはじめ
モータ、プランジャ、リレー等のノイズ発生源がある。 この為ＣＰＵで画像形成のシーケンスを制御する場合、
これらのノイズによって制御が乱され、トラブルの発生
原因となっている。 特に高電圧ノイズ源に近接して実装されがちな感光体ド
ラムユニット内のプリント基板ではこの影響が著しい。 そこでノイズの発生源に関連する電子回路にはコンデン
サやコイル、ＥＭＩフィルタを接続する等のノイズ対策
が行われている。
以上述べたようにコンデンサやフィルタ等によるノイズ
対策では実際にはプリント基板のパターンの形状や使用
する各種部品の種類によってもノイズ対策の効果が異な
る。この為、試行錯誤的にその都度部品を追加接続した
りして多数の部品を使用する結果となりコスト高となる
。 また多層化されたプリント基板は特に途中からの部品の
追加接続が困難であり、プリントバタ−ン相互の干渉が
２次元平面だけでなく３次元に渡り影響し合う為一般に
は耐ノイズレベルは大きく低下する。例えば通常の両面
パターンを形成するプリント基板ではパターン間の距離
は約１．６ｍｍであるのに対し、多層化されたプリント
基板では各パターン間の距離は５０μｍ程度と数百分の
−である。この為、耐ノイズ性は規定のノイズ信号を加
えて誤動作をさせてみるポイント数を比較すると、両面
パターン基板では１５０ポイントで５箇所程度であるの
に対し、多層化されたプリント基板では３７箇所と大き
く耐ノイズ性が低下することが確認されている。更に耐
放電ノイズの比較でも基板近傍に落雷させた時の測定で
、両面パターン基板では４ＫＶまで耐えるのに対し、多
層化されたプリント基板では２ＫＶまでしか耐えられな
い。このような多くの問題点がある。 本発明はＣＰＵを画像形成のシーケンス制御に使用した
画像形成装置の多層化されたプリント基板に対する高電
圧電源やモータ、ソレノイド等のノイズによる誤動作を
なくすため多層化されたプリント基板のパターンにシー
ルドパターンを設けることによって、従来の問題点を解
決した画像形成装置のプリント基板を提供すること目的
とする。
対策では実際にはプリント基板のパターンの形状や使用
する各種部品の種類によってもノイズ対策の効果が異な
る。この為、試行錯誤的にその都度部品を追加接続した
りして多数の部品を使用する結果となりコスト高となる
。 また多層化されたプリント基板は特に途中からの部品の
追加接続が困難であり、プリントバタ−ン相互の干渉が
２次元平面だけでなく３次元に渡り影響し合う為一般に
は耐ノイズレベルは大きく低下する。例えば通常の両面
パターンを形成するプリント基板ではパターン間の距離
は約１．６ｍｍであるのに対し、多層化されたプリント
基板では各パターン間の距離は５０μｍ程度と数百分の
−である。この為、耐ノイズ性は規定のノイズ信号を加
えて誤動作をさせてみるポイント数を比較すると、両面
パターン基板では１５０ポイントで５箇所程度であるの
に対し、多層化されたプリント基板では３７箇所と大き
く耐ノイズ性が低下することが確認されている。更に耐
放電ノイズの比較でも基板近傍に落雷させた時の測定で
、両面パターン基板では４ＫＶまで耐えるのに対し、多
層化されたプリント基板では２ＫＶまでしか耐えられな
い。このような多くの問題点がある。 本発明はＣＰＵを画像形成のシーケンス制御に使用した
画像形成装置の多層化されたプリント基板に対する高電
圧電源やモータ、ソレノイド等のノイズによる誤動作を
なくすため多層化されたプリント基板のパターンにシー
ルドパターンを設けることによって、従来の問題点を解
決した画像形成装置のプリント基板を提供すること目的
とする。
上記目的は本発明の、ＣＰＵによって制御される画像形
成装置に於いて、ＣＰＵが実装され、或は感光体ドラム
ユニット内に実装される基板は印刷製法で多層化された
基板であって、該基板の面上に回路上どこにも接続され
ないパターンを全面に形成したことを特徴とする画像形
成装置に於けるプリント基板によって達成される。
成装置に於いて、ＣＰＵが実装され、或は感光体ドラム
ユニット内に実装される基板は印刷製法で多層化された
基板であって、該基板の面上に回路上どこにも接続され
ないパターンを全面に形成したことを特徴とする画像形
成装置に於けるプリント基板によって達成される。
第１図は本発明を使用した多層化されたプリント基板の
構成を示した斜視図である。第２図はこのプリント基板
の耐ノイズ性を示したグラフ、第３図、第４図、第５図
は本発明を基本とした応用例を示した断面図である。 以下本発明を通常の複写機等で用いられるプリント基板
を例に説明する。 第１図の実施例で、基材ｌは厚さ１．６ｍｍ程度の紙フ
エノール又はガラス、エポキシ等で形成されていて、そ
の表面に第１層パターン２が電解メツキ法により３５μ
ｍ程度の厚さで回路パターンを形成している。そしてこ
の第１層パターンの表面、即ち基材１と第１層パターン
２との密着面と反対の面上に複数の工程を経てエポキシ
系絶縁材を塗布し、第１絶縁層３を形成する。この第１
絶縁層３は約５０μｍの厚さでｔｏｏｏｖ程度の絶縁耐
圧を有している。更にこの第１絶縁層３の表面、即ち第
１絶縁層３と第１層パターン２との密着面と反対の面上
に無電解メツキ法で第２層パターン４の回路パターンが
形成されている。そしてこの第２層パターン４の表面、
即ち第１絶縁層３と第２層パターン４との密着面と反対
の面にパターン保護の為の第２絶縁層（絶縁保護層）５
が形成されている。 以上述べた多層化されたプリント基板は通常のものとほ
ぼ同じ構造である。次に本発明にあっては、上記多層化
されたプリント基板の基材ｌの表面、即ち基材１と第１
パターン層との密着面と反対の面上全面にシールドパタ
ーン６を形成する。このシールドパターン６の形成には
、回路上必要な絶縁領域、例えば外部接続部品８の接続
端子９の周辺部７は絶縁を確保する為に、周辺部７を避
けたシールドパターン６を形成する。そしてこのシール
ドパターン６は回路上アースに接続することによって基
本的に電磁シールド及び静電シールドの効果をもたらす
ようにしたものである。従って画像形成装置の内部で発
生した各種ノイズはこのシールドバター７６で吸収され
耐ノイズ性は大きく向上する。耐ノイズ性の一例を第２
図に示す。ＤＣ２６０Ｖ、幅５０ｎｓ、の信号をコンデ
ンサ２２１μｆでカップリング接続して規定のノイズを
注入する方法で、ＣＰＵでシーケンスを制御する画像形
成装置のシーケンス制御基板の全べての入出力である１
５０ポイントに注入した時の誤動作ポイント数を示しで
ある。比較の為に同じ回路構成の３種の基板について測
定結果を示す、Ａは従来の両面プリント基板、Ｂは従来
の印刷多層プリント基板、Ｃは本発明による多層化され
たプリント基板の誤動作ポイント数である。各棒グラフ
の上部の数字は誤動作ポイント数を示している、数の少
ない程耐ノイズ性が高い。これにより本発明の多層化さ
れたプリント基板は従来のものより耐ノイズ性が高いこ
とが明らかである。 以上２層のプリント基板について説明したが、更に複数
層のプリント基板についても同様本発明を応用すること
出来、又回路の情況に応じて適した各層間にシールドパ
ターンを設けることによって、より効果的なノイズ対策
を施すことが出来る。 第３図は基材ｌと第２基材１１との間にシールドパター
ン６を設けた例であり、第４図は第１絶縁層３と第２絶
縁層５との間にシールドパターン６を設けた例である。 また第５図は第２絶縁層５の外面、即ち第２絶縁層５と
第２層パターン４との密着面と反対の面にシールドパタ
ーン６を設けた例である。また画像形成装置で高圧ノイ
ズの影響を受けやすい感光体ドラムユニット内に実装さ
れる同一プリント基板上にＣＰＵを搭載していないプリ
ント基板に本発明を適用すると、ノイズをそこですぐ吸
収する為大きな効果がある。
構成を示した斜視図である。第２図はこのプリント基板
の耐ノイズ性を示したグラフ、第３図、第４図、第５図
は本発明を基本とした応用例を示した断面図である。 以下本発明を通常の複写機等で用いられるプリント基板
を例に説明する。 第１図の実施例で、基材ｌは厚さ１．６ｍｍ程度の紙フ
エノール又はガラス、エポキシ等で形成されていて、そ
の表面に第１層パターン２が電解メツキ法により３５μ
ｍ程度の厚さで回路パターンを形成している。そしてこ
の第１層パターンの表面、即ち基材１と第１層パターン
２との密着面と反対の面上に複数の工程を経てエポキシ
系絶縁材を塗布し、第１絶縁層３を形成する。この第１
絶縁層３は約５０μｍの厚さでｔｏｏｏｖ程度の絶縁耐
圧を有している。更にこの第１絶縁層３の表面、即ち第
１絶縁層３と第１層パターン２との密着面と反対の面上
に無電解メツキ法で第２層パターン４の回路パターンが
形成されている。そしてこの第２層パターン４の表面、
即ち第１絶縁層３と第２層パターン４との密着面と反対
の面にパターン保護の為の第２絶縁層（絶縁保護層）５
が形成されている。 以上述べた多層化されたプリント基板は通常のものとほ
ぼ同じ構造である。次に本発明にあっては、上記多層化
されたプリント基板の基材ｌの表面、即ち基材１と第１
パターン層との密着面と反対の面上全面にシールドパタ
ーン６を形成する。このシールドパターン６の形成には
、回路上必要な絶縁領域、例えば外部接続部品８の接続
端子９の周辺部７は絶縁を確保する為に、周辺部７を避
けたシールドパターン６を形成する。そしてこのシール
ドパターン６は回路上アースに接続することによって基
本的に電磁シールド及び静電シールドの効果をもたらす
ようにしたものである。従って画像形成装置の内部で発
生した各種ノイズはこのシールドバター７６で吸収され
耐ノイズ性は大きく向上する。耐ノイズ性の一例を第２
図に示す。ＤＣ２６０Ｖ、幅５０ｎｓ、の信号をコンデ
ンサ２２１μｆでカップリング接続して規定のノイズを
注入する方法で、ＣＰＵでシーケンスを制御する画像形
成装置のシーケンス制御基板の全べての入出力である１
５０ポイントに注入した時の誤動作ポイント数を示しで
ある。比較の為に同じ回路構成の３種の基板について測
定結果を示す、Ａは従来の両面プリント基板、Ｂは従来
の印刷多層プリント基板、Ｃは本発明による多層化され
たプリント基板の誤動作ポイント数である。各棒グラフ
の上部の数字は誤動作ポイント数を示している、数の少
ない程耐ノイズ性が高い。これにより本発明の多層化さ
れたプリント基板は従来のものより耐ノイズ性が高いこ
とが明らかである。 以上２層のプリント基板について説明したが、更に複数
層のプリント基板についても同様本発明を応用すること
出来、又回路の情況に応じて適した各層間にシールドパ
ターンを設けることによって、より効果的なノイズ対策
を施すことが出来る。 第３図は基材ｌと第２基材１１との間にシールドパター
ン６を設けた例であり、第４図は第１絶縁層３と第２絶
縁層５との間にシールドパターン６を設けた例である。 また第５図は第２絶縁層５の外面、即ち第２絶縁層５と
第２層パターン４との密着面と反対の面にシールドパタ
ーン６を設けた例である。また画像形成装置で高圧ノイ
ズの影響を受けやすい感光体ドラムユニット内に実装さ
れる同一プリント基板上にＣＰＵを搭載していないプリ
ント基板に本発明を適用すると、ノイズをそこですぐ吸
収する為大きな効果がある。
以上述べたようにＣＰＵでシーケンスを制御する画像形
成装置に於いては高圧電源やモータ、プランジャ等のノ
イズよってＣＰＵが誤動作したり、それによって連鎖的
に起こる種々の危険なトラブルを発生し従来問題となっ
ていた。しかし本発明によって、多層化されたプリント
基板にシールドパターンを設けることによって、これら
の問題点を完全に除いて電子回路を常に正常に、そして
安全に駆動する画像形成装置の多層化されたプリント基
板を提供出来るようになった。
成装置に於いては高圧電源やモータ、プランジャ等のノ
イズよってＣＰＵが誤動作したり、それによって連鎖的
に起こる種々の危険なトラブルを発生し従来問題となっ
ていた。しかし本発明によって、多層化されたプリント
基板にシールドパターンを設けることによって、これら
の問題点を完全に除いて電子回路を常に正常に、そして
安全に駆動する画像形成装置の多層化されたプリント基
板を提供出来るようになった。
第１図は本発明を使用した多層化されたプリント基板の
構成を示した斜視図である。第２図はこのプリント基板
の耐ノイズ性を示したグラフ、第３図、第４図、第５図
は本発明を基本とした応用例を示した断面図である。 ■・・・基材 ２・・・第１層パターン３・
・・第１絶縁層 ４・・・第２層パターン５・・・
第２絶縁層 ６・・・シールドパターン７・・・周
辺部 ８・・・外部接続部品９・・・接続端子
１１・・・第２基材Ａ・・・両面基板ポイント
数 Ｂ・・・印刷多汁基板ポイント数 Ｃ・・・本発明基板ポイント数 第１図
構成を示した斜視図である。第２図はこのプリント基板
の耐ノイズ性を示したグラフ、第３図、第４図、第５図
は本発明を基本とした応用例を示した断面図である。 ■・・・基材 ２・・・第１層パターン３・
・・第１絶縁層 ４・・・第２層パターン５・・・
第２絶縁層 ６・・・シールドパターン７・・・周
辺部 ８・・・外部接続部品９・・・接続端子
１１・・・第２基材Ａ・・・両面基板ポイント
数 Ｂ・・・印刷多汁基板ポイント数 Ｃ・・・本発明基板ポイント数 第１図
Claims (1)
- ＣＰＵによって制御される画像形成装置に於いて、ＣＰ
Ｕが実装され、或は感光体ドラムユニット内に実装され
る基板は印刷製法で多層化された基板であって、該基板
の面上に回路上どこにも接続されないパターンを全面に
形成したことを特徴とする画像形成装置に於けるプリン
ト基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220756A JPH0268571A (ja) | 1988-09-02 | 1988-09-02 | 画像形成装置に於けるプリント基板 |
| US07/396,342 US4973799A (en) | 1988-09-02 | 1989-08-21 | Printed circuit board for use with an image forming apparatus |
| DE3928647A DE3928647A1 (de) | 1988-09-02 | 1989-08-30 | Gedruckte schaltungsplatte zur verwendung bei einer abbildungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220756A JPH0268571A (ja) | 1988-09-02 | 1988-09-02 | 画像形成装置に於けるプリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268571A true JPH0268571A (ja) | 1990-03-08 |
Family
ID=16756050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220756A Pending JPH0268571A (ja) | 1988-09-02 | 1988-09-02 | 画像形成装置に於けるプリント基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4973799A (ja) |
| JP (1) | JPH0268571A (ja) |
| DE (1) | DE3928647A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966294A (en) * | 1996-12-20 | 1999-10-12 | Nec Corporation | Printed circuit board for prevention of unintentional electromagnetic interference |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2663011B2 (ja) * | 1989-03-15 | 1997-10-15 | 日本シイエムケイ株式会社 | シールド層を備えるプリント配線板 |
| US5119273A (en) * | 1990-01-29 | 1992-06-02 | The United States Of America As Represented By The Secretary Of The Navy | High speed parallel backplane |
| US5055969A (en) * | 1990-09-28 | 1991-10-08 | Seagate Technology, Inc. | Servo/data actuator arm flexible circuit |
| JP2777747B2 (ja) * | 1990-11-26 | 1998-07-23 | 東亞合成株式会社 | 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板 |
| US5293004A (en) * | 1991-09-02 | 1994-03-08 | Nippon Cmk Corp. | Printed circuit board having an electromagnetic shielding layer |
| JP2501266B2 (ja) * | 1991-11-15 | 1996-05-29 | 株式会社東芝 | 半導体モジュ―ル |
| EP0582881B1 (en) * | 1992-07-27 | 1997-12-29 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof |
| US5635669A (en) * | 1992-07-27 | 1997-06-03 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
| JP3265669B2 (ja) * | 1993-01-19 | 2002-03-11 | 株式会社デンソー | プリント基板 |
| CA2154156C (en) * | 1993-02-02 | 2005-04-26 | Edward D. Suski | A circuit board arrangement including shielding grids, and constructing thereof |
| US5334800A (en) * | 1993-07-21 | 1994-08-02 | Parlex Corporation | Flexible shielded circuit board |
| US5675299A (en) * | 1996-03-25 | 1997-10-07 | Ast Research, Inc. | Bidirectional non-solid impedance controlled reference plane requiring no conductor to grid alignment |
| US6308235B1 (en) * | 1998-06-16 | 2001-10-23 | Stratos Lightwave | Multi-port communications device and associated methods |
| JP2000315843A (ja) * | 1999-04-30 | 2000-11-14 | Fujitsu Ltd | プリント基板及び半導体装置 |
| DE10125746C1 (de) * | 2001-05-21 | 2003-02-06 | Siemens Ag | Verfahren zur Abschirmung einer auf einer Leiterplatte realisierten elektrischen Schaltung und eine entsprechende Kombination einer Leiterplatte mit einer Abschirmung |
| US20040012935A1 (en) * | 2002-07-16 | 2004-01-22 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board |
| KR20100067475A (ko) * | 2008-12-11 | 2010-06-21 | 삼성전기주식회사 | 전자파 차폐 부재를 구비한 기판 |
| US20220208499A1 (en) * | 2020-12-24 | 2022-06-30 | Mitsubishi Electric Corporation | Power converter and breaking mechanism |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188992A (ja) * | 1983-04-12 | 1984-10-26 | 株式会社東芝 | プリント配線基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3680005A (en) * | 1966-03-24 | 1972-07-25 | Burroughs Corp | Integral electrical power distribution network having stacked plural circuit planes of differing characteristic impedance with intermediate ground plane for separating circuit planes |
| US3417294A (en) * | 1966-12-19 | 1968-12-17 | Emc Technology Inc | Mounting circuit elements in printed circuit boards |
| GB2039153A (en) * | 1979-01-02 | 1980-07-30 | British Broadcasting Corp | Multilayer electrical circuit boards |
| US4554405A (en) * | 1982-06-28 | 1985-11-19 | International Business Machines Corporation | High density encapsulated wire circuit board |
| US4498122A (en) * | 1982-12-29 | 1985-02-05 | At&T Bell Laboratories | High-speed, high pin-out LSI chip package |
| US4754371A (en) * | 1984-04-27 | 1988-06-28 | Nec Corporation | Large scale integrated circuit package |
| DE3426278C2 (de) * | 1984-07-17 | 1987-02-26 | Schroff Gmbh, 7541 Straubenhardt | Leiterplatte |
| US4743710A (en) * | 1985-10-18 | 1988-05-10 | Kollmorgen Technologies Corporation | Coaxial interconnection boards |
| US4801489A (en) * | 1986-03-13 | 1989-01-31 | Nintendo Co., Ltd. | Printed circuit board capable of preventing electromagnetic interference |
| US4816616A (en) * | 1987-12-10 | 1989-03-28 | Microelectronics Center Of North Carolina | Structure and method for isolated voltage referenced transmission lines of substrates with isolated reference planes |
-
1988
- 1988-09-02 JP JP63220756A patent/JPH0268571A/ja active Pending
-
1989
- 1989-08-21 US US07/396,342 patent/US4973799A/en not_active Expired - Fee Related
- 1989-08-30 DE DE3928647A patent/DE3928647A1/de not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188992A (ja) * | 1983-04-12 | 1984-10-26 | 株式会社東芝 | プリント配線基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966294A (en) * | 1996-12-20 | 1999-10-12 | Nec Corporation | Printed circuit board for prevention of unintentional electromagnetic interference |
Also Published As
| Publication number | Publication date |
|---|---|
| US4973799A (en) | 1990-11-27 |
| DE3928647A1 (de) | 1990-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0268571A (ja) | 画像形成装置に於けるプリント基板 | |
| EP1761119B1 (en) | Ceramic capacitor | |
| JP6422395B2 (ja) | 回路基板 | |
| JP5437558B2 (ja) | プリント基板の電磁ノイズ対策構造 | |
| JP2019197785A (ja) | プリント配線板 | |
| JP5311669B2 (ja) | 配線基板 | |
| JPH06224562A (ja) | 多層基板およびその製造方法 | |
| JPH05191056A (ja) | プリント配線基板 | |
| JP3328399B2 (ja) | 積層コンデンサアレイ | |
| CN2682776Y (zh) | 电路基板干扰源的电磁波抑制及屏蔽结构 | |
| JPH11220263A (ja) | プリント配線板 | |
| JP2608650B2 (ja) | 静電破壊防止用プリント配線板 | |
| JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
| US20060139894A1 (en) | Printed circuit board with electrostatic discharge damage prevention | |
| JP4508540B2 (ja) | 配線基板および電子装置 | |
| JP5882001B2 (ja) | プリント配線板 | |
| KR20050064549A (ko) | 전자파 차폐 및 전하 방전 방지형 연성인쇄회로기판 | |
| US7282647B2 (en) | Apparatus for improving coupling across plane discontinuities on circuit boards | |
| US7495318B2 (en) | Apparatus and method for improving AC coupling on circuit boards | |
| JP2793824B2 (ja) | 電子回路基板 | |
| JP3591894B2 (ja) | 多層プリント基板 | |
| JP6343871B2 (ja) | 部品実装多層配線基板 | |
| JPH02177587A (ja) | プリント配線基板 | |
| KR100528013B1 (ko) | 커패시터를 갖는 인쇄회로기판 | |
| JPH021920Y2 (ja) |