JPH0268641A - Security protective system of integrated circuit - Google Patents

Security protective system of integrated circuit

Info

Publication number
JPH0268641A
JPH0268641A JP63204141A JP20414188A JPH0268641A JP H0268641 A JPH0268641 A JP H0268641A JP 63204141 A JP63204141 A JP 63204141A JP 20414188 A JP20414188 A JP 20414188A JP H0268641 A JPH0268641 A JP H0268641A
Authority
JP
Japan
Prior art keywords
conversion
data
circuit
security
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63204141A
Other languages
Japanese (ja)
Inventor
Shinji Inoue
信二 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corns & Co Ltd
Original Assignee
Corns & Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corns & Co Ltd filed Critical Corns & Co Ltd
Priority to JP63204141A priority Critical patent/JPH0268641A/en
Publication of JPH0268641A publication Critical patent/JPH0268641A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE: To simplify constitution and to completely protect the security of data processing conditions by selecting a conversion mode based on security data held in a security data holding circuit backed up by a battery. CONSTITUTION: A conversion circuit 3 for mutually converting an external data code and an internal data code by one of the plural conversion modes is provided and the conversion mode is selected based on the security data held in the security data holding circuit 5 backed up by the battery. Thus, since the conversion mode is selected by specifying the security data, even in the integrated circuit of the same form, which of conversion modes is used is unknown and the security is maintained more completly. Thus, the security of the data processing conditions is completely maintained and the constitution is simplified since address signals are used as they are.

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、マイクロプロセッサ、マイクロコントロー
ラ等のデータ処理回路を内蔵した半導体集積回路におい
て、動作上の機密保護を行なう方式に関するものである
DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION This invention relates to a system for providing operational security in a semiconductor integrated circuit incorporating a data processing circuit such as a microprocessor or microcontroller.

従来の技術 か−る集積回路を盗難防止制御1機密情報の管理等に用
いる場合、動作状況を第3者により察知され、または、
第3者により制御されることを防止する必要があり、従
来においては、外部よりソフトウェアの解読を困難とす
る目的上、専用の集積回路およびこれに適合するソフト
ウェアを新らたに開発することが行なわれている。
When an integrated circuit according to the prior art is used for anti-theft control 1, management of confidential information, etc., the operation status may be detected by a third party, or
It is necessary to prevent the software from being controlled by a third party, and in the past, in order to make it difficult for outsiders to decode the software, it was necessary to newly develop a dedicated integrated circuit and software compatible with it. It is being done.

たりし、この場合には、新規開発に膨大な時間および費
用を要するため、既製の集積回路およびソフトウェアを
用い、アドレスコードおよびデータコードを内部におい
て変換し、外部においては変換された各コードを用い、
これにより内部の動作状況を察知不能とすることが一般
的に行なわれている。
In this case, new development requires a huge amount of time and expense, so it is necessary to use off-the-shelf integrated circuits and software, convert the address code and data code internally, and use the converted codes externally. ,
This generally makes it impossible to detect the internal operating status.

発明が解決しようとする課題 しかし、アドレスコードおよびデータコードを変換する
場合、各コード毎に変換回路を要し。
Problems to be Solved by the Invention However, when converting address codes and data codes, a conversion circuit is required for each code.

構成が複雑化すると共に、各変換モードが単一であり、
二九を知られへぼ、容易に動作状況を解明される欠点が
生じている。
As the configuration becomes more complex and each conversion mode is single,
However, there is a shortcoming in which the operation status can be easily clarified.

したがって、この発明は、構成が簡単であると共に、複
数の変換モードを用い、容易に動作状況の解明を行なう
ことのできない集積回路の機密保護方式の提供を目的と
するものである。
Therefore, it is an object of the present invention to provide a security protection system for an integrated circuit that is simple in structure, uses a plurality of conversion modes, and does not allow easy identification of operating conditions.

課題を解決するための手段 この発明は、前記の目的を達成するため、上述の集積回
路において、外部のデータコードと内部のデータコード
とを複数の変換モード中のいずれかにより相互に変換す
る変換回路を設け、電池によりバックアップされた機密
データ保持回路において保持した機密データに基づき変
換モードの選定を行なうことを特徴とするものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a conversion method for mutually converting an external data code and an internal data code in one of a plurality of conversion modes in the above-mentioned integrated circuit. The present invention is characterized in that a conversion mode is selected based on confidential data held in a confidential data holding circuit backed up by a battery.

作   用 前記の方式においては、機密データを特定することによ
り、変換モードが選定されるため、同一形式の集積回路
であっても、いずれの変換モードが用いられているか不
明であり、高度の機密保持が行なわれる。
In the method described above, the conversion mode is selected by specifying the confidential data, so even if the integrated circuits are of the same type, it is unclear which conversion mode is being used. Retention takes place.

実施例 以下、実施例を示す図によってこの発明の詳細な説明す
る。
EXAMPLES Hereinafter, the present invention will be explained in detail with reference to figures showing examples.

第1図は、概要構成を示すブロック図であり、マイクロ
プロセッサ(以下、CPU) 1が半導体集積回路2中
に内蔵されており、これがアドレス端子ADHよりアド
レス信号ADSを送出すると共に、制御端子CNTより
各種の制御信号CTSを送出し、データ端子DATによ
りデータ信号DTSのアクセスを行ない、所定のデータ
処理動作を実行するものとなっている。
FIG. 1 is a block diagram showing a general configuration, in which a microprocessor (hereinafter referred to as CPU) 1 is built in a semiconductor integrated circuit 2, which sends an address signal ADS from an address terminal ADH, and a control terminal CNT. It sends out various control signals CTS, accesses the data signal DTS through the data terminal DAT, and executes a predetermined data processing operation.

こ\において、CPUIとしては既製のものが使用され
るのに対し、周辺回路として変換回路3、これの制御部
4、および、機密データ保持回路5が同一の集積回路2
中に形成されており、変換回路3は、複数の変換モード
を有し、これらの中のいずれかにより外部のデータコー
ドとCPU 1が用いる内部のデータコードとの相互変
換を行なう一方、機密データ保持回路5においては、機
密データを保持しており、これにより変換回路3の変換
モードを指定し、これに基づいて制御部4が変換回路3
の変換状況を選定するものとなっている。
In this case, an off-the-shelf one is used as the CPU, while the conversion circuit 3, its control unit 4, and confidential data holding circuit 5 are integrated into the same integrated circuit 2 as peripheral circuits.
The conversion circuit 3 has a plurality of conversion modes, and uses one of these modes to perform mutual conversion between an external data code and an internal data code used by the CPU 1. The holding circuit 5 holds confidential data, which specifies the conversion mode of the conversion circuit 3, and based on this, the control unit 4 controls the conversion circuit 3.
The conversion status is selected.

なお、機密データ保持回路5としては揮発性のメモリ等
が用いられ、電池Bによりバックアップされており、主
電源VDDおよび■SSが断となっても機密データの保
持を継続する。
Note that a volatile memory or the like is used as the confidential data holding circuit 5, which is backed up by a battery B, and continues to hold confidential data even if the main power supplies VDD and SS are cut off.

これは、機密データ保持回路5としてROM等の固定メ
モリを用いれば、製造過程において内容を特定せねばな
らず、機密データの漏洩を生じ易いと共に、破壊観察に
より内容を察知されるためであり、これを防止する目的
上、レジスタ等の揮発性メモリを用いるものとしている
This is because if a fixed memory such as a ROM is used as the confidential data holding circuit 5, the contents must be specified during the manufacturing process, which makes it easy for confidential data to leak, and the contents can be detected through destructive observation. In order to prevent this, a volatile memory such as a register is used.

第2図は、第1図の詳細を示すブロック図であり、CP
U 1は、外部より供給されるクロックパルスCLKに
基づいて動作し、制御信号CTSを送出すると共に、ア
ドレス信号ADSを送出し、同信号ADSは、構成を簡
略化するため、バッファ回路6を介してそのま\外部の
メモリ等へ送出するものとなっており、これによるアド
レス指定にしたがう外部のデータ信号DTSeをアクセ
スし、受入データ信号はバッファ回路7を介する一方、
送出データ信号はバッファ回路8を介してデータ信号D
TSeの授受を行なっている。
FIG. 2 is a block diagram showing details of FIG.
U1 operates based on a clock pulse CLK supplied from the outside, and sends out a control signal CTS as well as an address signal ADS, which is sent via a buffer circuit 6 to simplify the configuration. The external data signal DTSe is accessed according to the address specification, and the received data signal is sent through the buffer circuit 7.
The sending data signal is passed through the buffer circuit 8 to the data signal D.
We are giving and receiving TSe.

また、データ信号DTSeと、CPU 1が用いる内部
のデータ信号DTSiとは、各々のコードが異なってお
り、これの相互変換を変換回路3が行ない、これからC
PU 1へのデータ信号DTSiは、インヒビット作用
を呈するバッファ回路9を介してCPU 1へ与えてい
る一方、変換回路3から外部へのデータ信号DTSeは
、変換、非変換の選定を行なうマルチプレクサlOを介
してバッファ回路8へ送出するものとなっている。
Furthermore, the data signal DTSe and the internal data signal DTSi used by the CPU 1 have different codes, and the conversion circuit 3 mutually converts them.
The data signal DTSi to the PU 1 is given to the CPU 1 via the buffer circuit 9 which exhibits an inhibiting effect, while the data signal DTSe sent from the conversion circuit 3 to the outside is sent to the multiplexer lO which selects conversion or non-conversion. The signal is sent to the buffer circuit 8 via the buffer circuit 8.

一方、変換回路3は、データ信号DTSeのコードをデ
ータ信号DTSiへ変換する方式として、外部ROMか
らのデータをスクランブルするロムデータスクランブル
回路11と、外部RAMからのデータをスクランブルす
る第1ラムデータスクランブル回路12と、外部RAM
へデータを逆スクランブルする第2ラムデータ回路13
とを備えており、スクランブル回路11には複数の変換
テーブルが格納しであると共に、スクランブル回路12
゜13にも、各々複数の変換テーブルが格納され、これ
らは、機密データ保持回路5によりいずれの変換テーブ
ルを用いるかゾ互いに対応して指定されると共に、スク
ランブル回路12.13に対する変換テーブルの格納が
行なわれるものとなっている。前記の指定はプログラム
された機密データの組合せにより、各スクランブルの方
式が回路構成を変更して達成される。
On the other hand, the conversion circuit 3 includes a ROM data scramble circuit 11 that scrambles data from an external ROM and a first ram data scramble circuit that scrambles data from an external RAM as a method for converting the code of the data signal DTSe into a data signal DTSi. 12 and external RAM
a second ram data circuit 13 that descrambles data to
The scrambling circuit 11 stores a plurality of conversion tables, and the scrambling circuit 12 stores a plurality of conversion tables.
A plurality of conversion tables are also stored in the scramble circuits 12 and 13, and the confidential data holding circuit 5 specifies which conversion table to use in correspondence with each other. is to be carried out. The above specification is achieved by changing the circuit configuration for each scrambling method based on a combination of programmed confidential data.

なお、データ信号DTSeをデータ信号DTSiへ変換
する際、いずれを用いるか、または、非変換とするかの
選定を行なうマルチプレクサ14が設けてあり、これを
介してCPU 1へのデータ信号DTSiが送出される
Note that when converting the data signal DTSe to the data signal DTSi, a multiplexer 14 is provided to select which one to use or not to convert, and the data signal DTSi is sent to the CPU 1 via this multiplexer 14. be done.

また、スクランブル回路11に対しては、アドレス信号
ADSの変換を行なうアドレス変換器15を介し、変換
によりスクランブルされたアドレス信号ADScが与え
られており、同信号ADScは、機密データ保持回路5
によっても制御を受け、スクランブル回路11中の変換
テーブル選定に関与している。
Further, the scramble circuit 11 is supplied with an address signal ADSc scrambled by conversion via an address converter 15 that converts the address signal ADS.
It is also controlled by and is involved in selection of the conversion table in the scramble circuit 11.

機密データ保持回路5は、電池Bによりバックアップさ
れた多段のレジスタ16、および、これに対して機密デ
ータの書込みを行なう書込回路17により構成され、特
定の手順により書込回路17を介して機密データをレジ
スタ16ヘセツトすることにより、これによって保持さ
れた機密データに基づき、スクランブル回路12.13
への変換テーブル格納、および、変換メモリ11〜13
に対する使用変換テーブルの指定が行なわれる。
The confidential data holding circuit 5 includes a multistage register 16 backed up by a battery B, and a write circuit 17 that writes confidential data to the register 16. By setting the data into the register 16, the scrambling circuit 12.13
Conversion table storage and conversion memories 11 to 13
The conversion table to be used for is specified.

一方、制御部4は、アドレス信号ADS、および、CP
UIからの外部メモリに対する読出し信号、外部機器に
対するデータ要求信号等の制御信号CTSに基づき、バ
ッファ回路9.マルチプレクサ10.14等を制御し、
データ信号DTSiの送出時にマルチプレクサ14の出
力を阻止すると共に、データ信号DTSeとデータ信号
DTSiとの相互変換状況選定を行なっている。
On the other hand, the control unit 4 outputs the address signal ADS and CP
The buffer circuit 9. Control multiplexers 10, 14, etc.
At the time of sending out the data signal DTSi, the output of the multiplexer 14 is blocked, and the state of mutual conversion between the data signal DTSe and the data signal DTSi is selected.

したがって、データ信号DTSeは、変換回路3におい
て変換によるスクランブルを受け、データ信号DTSi
となり、これによりCPU 1がデータ処理を行なうも
のとなるが、スクランブル回路11〜13において各々
複数の変換テーブルが用意されているため、データ信号
DTSa、 DTSiのコード変換は各々複数の変換モ
ードにより行なうことが自在となっており、これらの中
のいずれかが機密データ保持回路5の機密データにより
指定されると共に、制御部4の制御に基づいて変換モー
ドの選定が行なわれる。
Therefore, the data signal DTSe is scrambled by conversion in the conversion circuit 3, and the data signal DTSi
As a result, the CPU 1 performs data processing, but since a plurality of conversion tables are prepared in each of the scramble circuits 11 to 13, the code conversion of the data signals DTSa and DTSi is performed using a plurality of conversion modes. One of these is specified by the confidential data of the confidential data holding circuit 5, and the conversion mode is selected based on the control of the control unit 4.

また、制御部4においては、マルチプレクサ10.14
の制御に際し、アドレス信号ADS、機密データ保持回
路5からの機密データ、および、CPU1からのクロッ
ク信号に基づき、これらの各条件を組み合せてマルチプ
レクサ10.14の選定状況を定めており、例えば、機
密データを108ビツトにより構成すれば、組み合せが 210B弁3.245 X 1032 となり、これをコンピュータ処理により検証しても、一
つの組み合せを1μSecにより処理すると仮定した場
合、全組み合せの検証には、10−’ X 3.245
 X 103z(see) 410” (年)の時間を
要し、事実上検証による解読が不可能となる。
Further, in the control unit 4, the multiplexer 10.14
When controlling the multiplexer 10.14, the selection status of the multiplexer 10.14 is determined by combining these conditions based on the address signal ADS, the confidential data from the confidential data holding circuit 5, and the clock signal from the CPU 1. If the data is composed of 108 bits, the combination will be 210B valves 3.245 x 1032, and even if this is verified by computer processing, assuming that one combination is processed in 1 μSec, it will take 10 times to verify all combinations. -' X 3.245
It takes 103z(see) 410'' (years) and is virtually impossible to decipher by verification.

なお、機密データ保持回路5のレジスタ16は、所定の
エントリー手順によらなければ機密データの格納が不可
能であると共に、集積回路2の要部に光センサを内蔵し
、パッケージを開放すればこれが外部光を検出し、レジ
スタ16の保持状況を破壊するものとなっており、内部
観察による機密データの解読を不可能としている。
Note that the register 16 of the confidential data holding circuit 5 cannot store confidential data unless a predetermined entry procedure is followed, and an optical sensor is built into the main part of the integrated circuit 2, and this can be detected by opening the package. It detects external light and destroys the status held in the register 16, making it impossible to decipher confidential data by internal observation.

したがって、アドレス信号ADSの変換を行なわないた
め、構成が簡略化されると共に、外部のデータ信号DT
Seが現在如何なる変換モードにより内部のデータ信号
DTSiへ変換されているかシネ明であり、データ処理
状況の機密性を完全に保護することができる。
Therefore, since the address signal ADS is not converted, the configuration is simplified and the external data signal DT
It is clear in what conversion mode Se is currently converted into the internal data signal DTSi, and the confidentiality of the data processing situation can be completely protected.

発明の効果 この発明は以上のとおりであって、外部のデータコード
と内部のデータコードとを複数の変換モード中のいずれ
かにより変換する変換回路を設け、機密データ保持回路
の機密データに基づき変換モードの選定を行なうものと
したことにより、変換状況の解明が不可能であり、デー
タ処理状況の機密性を完全に維持できると共に、アドレ
ス信号はそのまN用いているため、構成が簡単であり、
各種集積回路の機密保護において顕著な効果が得られる
Effects of the Invention The present invention is as described above, and includes a conversion circuit that converts an external data code and an internal data code in one of a plurality of conversion modes, and performs conversion based on the confidential data of the confidential data holding circuit. By selecting the mode, it is impossible to clarify the conversion status, and the confidentiality of the data processing status can be completely maintained. Also, since the address signal is used as is, the configuration is simple. ,
A remarkable effect can be obtained in securing the security of various integrated circuits.

1・・・マイクロプロセッサ 3・・・変換回路 5・・・機密データ保持回路 2・・・集積回路 4・・・制御部1...Microprocessor 3...Conversion circuit 5... Confidential data retention circuit 2...Integrated circuit 4...Control unit

Claims (1)

【特許請求の範囲】[Claims] 1、データ処理回路を内蔵した半導体集積回路において
、外部のデータコードと内部のデータコードとを複数の
変換モード中のいずれかにより相互に変換する変換回路
を設け、電池によりバックアップされた機密データ保持
回路において保持した機密データに基づき前記変換モー
ドの選定を行なうことを特徴とする集積回路の機密保護
方式。
1. In a semiconductor integrated circuit with a built-in data processing circuit, a conversion circuit that mutually converts an external data code and an internal data code using one of multiple conversion modes is provided to maintain confidential data backed up by a battery. A security protection method for an integrated circuit, characterized in that the conversion mode is selected based on confidential data held in the circuit.
JP63204141A 1988-08-17 1988-08-17 Security protective system of integrated circuit Pending JPH0268641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63204141A JPH0268641A (en) 1988-08-17 1988-08-17 Security protective system of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63204141A JPH0268641A (en) 1988-08-17 1988-08-17 Security protective system of integrated circuit

Publications (1)

Publication Number Publication Date
JPH0268641A true JPH0268641A (en) 1990-03-08

Family

ID=16485515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63204141A Pending JPH0268641A (en) 1988-08-17 1988-08-17 Security protective system of integrated circuit

Country Status (1)

Country Link
JP (1) JPH0268641A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856546A (en) * 1981-09-29 1983-04-04 Fujitsu Ltd Privacy communicating device
JPS61168061A (en) * 1985-01-21 1986-07-29 Nec Corp Data protecting system
JPS63145532A (en) * 1986-07-04 1988-06-17 Sega Enterp:Kk Processor with imitation preventing function

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856546A (en) * 1981-09-29 1983-04-04 Fujitsu Ltd Privacy communicating device
JPS61168061A (en) * 1985-01-21 1986-07-29 Nec Corp Data protecting system
JPS63145532A (en) * 1986-07-04 1988-06-17 Sega Enterp:Kk Processor with imitation preventing function

Similar Documents

Publication Publication Date Title
US6345359B1 (en) In-line decryption for protecting embedded software
KR100227875B1 (en) Encrypt the address information stream used to protect program code
US7783898B2 (en) Encryption/decryption of stored data using non-accessible, unique encryption key
US8209545B1 (en) FPGA configuration bitstream protection using multiple keys
US4633388A (en) On-chip microprocessor instruction decoder having hardware for selectively bypassing on-chip circuitry used to decipher encrypted instruction codes
US5825878A (en) Secure memory management unit for microprocessor
US5687237A (en) Encryption key management system for an integrated circuit
US5206905A (en) Password protected device using incorrect passwords as seed values for pseudo-random number generator for outputting random data to thwart unauthorized accesses
EP0905942B1 (en) Decrypting device
EP2702526B1 (en) Method and apparatus for securing programming data of a programmable device
JPH07182243A (en) Integrated circuit including protected memory and protected system using the integrated circuit
TW202028989A (en) Configurable security memory region
JPH0855023A (en) System and method for data processing
US5306961A (en) Low-power integrated circuit with selectable battery modes
US9152576B2 (en) Mode-based secure microcontroller
KR0146067B1 (en) ROM data protection method and device
EP1840784B2 (en) Semiconductor memory device
US20040015707A1 (en) Control system for protecting external program codes
US8196215B2 (en) Security circuit for power up
JPH0268641A (en) Security protective system of integrated circuit
US20070140482A1 (en) Method for storing data in a random access memory and encryption and decryption device
US7062659B2 (en) Apparatus for protecting code ROM data in code ROM test
US20050033961A1 (en) Method and apparatus for scrambling cell content in an integrated circuit
JP2677342B2 (en) Portable semiconductor memory device system
US7707431B2 (en) Device of applying protection bit codes to encrypt a program for protection