JPH0268641A - 集積回路の機密保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、マイクロプロセッサ、マイクロコントロー
ラ等のデータ処理回路を内蔵した半導体集積回路におい
て、動作上の機密保護を行なう方式に関するものである
。

従来の技術 か−る集積回路を盗難防止制御１機密情報の管理等に用
いる場合、動作状況を第３者により察知され、または、
第３者により制御されることを防止する必要があり、従
来においては、外部よりソフトウェアの解読を困難とす
る目的上、専用の集積回路およびこれに適合するソフト
ウェアを新らたに開発することが行なわれている。

たりし、この場合には、新規開発に膨大な時間および費
用を要するため、既製の集積回路およびソフトウェアを
用い、アドレスコードおよびデータコードを内部におい
て変換し、外部においては変換された各コードを用い、
これにより内部の動作状況を察知不能とすることが一般
的に行なわれている。

発明が解決しようとする課題 しかし、アドレスコードおよびデータコードを変換する
場合、各コード毎に変換回路を要し。

構成が複雑化すると共に、各変換モードが単一であり、
二九を知られへぼ、容易に動作状況を解明される欠点が
生じている。

したがって、この発明は、構成が簡単であると共に、複
数の変換モードを用い、容易に動作状況の解明を行なう
ことのできない集積回路の機密保護方式の提供を目的と
するものである。

課題を解決するための手段 この発明は、前記の目的を達成するため、上述の集積回
路において、外部のデータコードと内部のデータコード
とを複数の変換モード中のいずれかにより相互に変換す
る変換回路を設け、電池によりバックアップされた機密
データ保持回路において保持した機密データに基づき変
換モードの選定を行なうことを特徴とするものである。

作　　　用 前記の方式においては、機密データを特定することによ
り、変換モードが選定されるため、同一形式の集積回路
であっても、いずれの変換モードが用いられているか不
明であり、高度の機密保持が行なわれる。

実施例 以下、実施例を示す図によってこの発明の詳細な説明す
る。

第１図は、概要構成を示すブロック図であり、マイクロ
プロセッサ（以下、ＣＰＵ）　１が半導体集積回路２中
に内蔵されており、これがアドレス端子ＡＤＨよりアド
レス信号ＡＤＳを送出すると共に、制御端子ＣＮＴより
各種の制御信号ＣＴＳを送出し、データ端子ＤＡＴによ
りデータ信号ＤＴＳのアクセスを行ない、所定のデータ
処理動作を実行するものとなっている。

こ＼において、ＣＰＵＩとしては既製のものが使用され
るのに対し、周辺回路として変換回路３、これの制御部
４、および、機密データ保持回路５が同一の集積回路２
中に形成されており、変換回路３は、複数の変換モード
を有し、これらの中のいずれかにより外部のデータコー
ドとＣＰＵ　１が用いる内部のデータコードとの相互変
換を行なう一方、機密データ保持回路５においては、機
密データを保持しており、これにより変換回路３の変換
モードを指定し、これに基づいて制御部４が変換回路３
の変換状況を選定するものとなっている。

なお、機密データ保持回路５としては揮発性のメモリ等
が用いられ、電池Ｂによりバックアップされており、主
電源ＶＤＤおよび■ＳＳが断となっても機密データの保
持を継続する。

これは、機密データ保持回路５としてＲＯＭ等の固定メ
モリを用いれば、製造過程において内容を特定せねばな
らず、機密データの漏洩を生じ易いと共に、破壊観察に
より内容を察知されるためであり、これを防止する目的
上、レジスタ等の揮発性メモリを用いるものとしている
。

第２図は、第１図の詳細を示すブロック図であり、ＣＰ
Ｕ　１は、外部より供給されるクロックパルスＣＬＫに
基づいて動作し、制御信号ＣＴＳを送出すると共に、ア
ドレス信号ＡＤＳを送出し、同信号ＡＤＳは、構成を簡
略化するため、バッファ回路６を介してそのま＼外部の
メモリ等へ送出するものとなっており、これによるアド
レス指定にしたがう外部のデータ信号ＤＴＳｅをアクセ
スし、受入データ信号はバッファ回路７を介する一方、
送出データ信号はバッファ回路８を介してデータ信号Ｄ
ＴＳｅの授受を行なっている。

また、データ信号ＤＴＳｅと、ＣＰＵ　１が用いる内部
のデータ信号ＤＴＳｉとは、各々のコードが異なってお
り、これの相互変換を変換回路３が行ない、これからＣ
ＰＵ　１へのデータ信号ＤＴＳｉは、インヒビット作用
を呈するバッファ回路９を介してＣＰＵ　１へ与えてい
る一方、変換回路３から外部へのデータ信号ＤＴＳｅは
、変換、非変換の選定を行なうマルチプレクサｌＯを介
してバッファ回路８へ送出するものとなっている。

一方、変換回路３は、データ信号ＤＴＳｅのコードをデ
ータ信号ＤＴＳｉへ変換する方式として、外部ＲＯＭか
らのデータをスクランブルするロムデータスクランブル
回路１１と、外部ＲＡＭからのデータをスクランブルす
る第１ラムデータスクランブル回路１２と、外部ＲＡＭ
へデータを逆スクランブルする第２ラムデータ回路１３
とを備えており、スクランブル回路１１には複数の変換
テーブルが格納しであると共に、スクランブル回路１２
゜１３にも、各々複数の変換テーブルが格納され、これ
らは、機密データ保持回路５によりいずれの変換テーブ
ルを用いるかゾ互いに対応して指定されると共に、スク
ランブル回路１２．１３に対する変換テーブルの格納が
行なわれるものとなっている。前記の指定はプログラム
された機密データの組合せにより、各スクランブルの方
式が回路構成を変更して達成される。

なお、データ信号ＤＴＳｅをデータ信号ＤＴＳｉへ変換
する際、いずれを用いるか、または、非変換とするかの
選定を行なうマルチプレクサ１４が設けてあり、これを
介してＣＰＵ　１へのデータ信号ＤＴＳｉが送出される
。

また、スクランブル回路１１に対しては、アドレス信号
ＡＤＳの変換を行なうアドレス変換器１５を介し、変換
によりスクランブルされたアドレス信号ＡＤＳｃが与え
られており、同信号ＡＤＳｃは、機密データ保持回路５
によっても制御を受け、スクランブル回路１１中の変換
テーブル選定に関与している。

機密データ保持回路５は、電池Ｂによりバックアップさ
れた多段のレジスタ１６、および、これに対して機密デ
ータの書込みを行なう書込回路１７により構成され、特
定の手順により書込回路１７を介して機密データをレジ
スタ１６ヘセツトすることにより、これによって保持さ
れた機密データに基づき、スクランブル回路１２．１３
への変換テーブル格納、および、変換メモリ１１〜１３
に対する使用変換テーブルの指定が行なわれる。

一方、制御部４は、アドレス信号ＡＤＳ、および、ＣＰ
ＵＩからの外部メモリに対する読出し信号、外部機器に
対するデータ要求信号等の制御信号ＣＴＳに基づき、バ
ッファ回路９．マルチプレクサ１０．１４等を制御し、
データ信号ＤＴＳｉの送出時にマルチプレクサ１４の出
力を阻止すると共に、データ信号ＤＴＳｅとデータ信号
ＤＴＳｉとの相互変換状況選定を行なっている。

したがって、データ信号ＤＴＳｅは、変換回路３におい
て変換によるスクランブルを受け、データ信号ＤＴＳｉ
となり、これによりＣＰＵ　１がデータ処理を行なうも
のとなるが、スクランブル回路１１〜１３において各々
複数の変換テーブルが用意されているため、データ信号
ＤＴＳａ、　ＤＴＳｉのコード変換は各々複数の変換モ
ードにより行なうことが自在となっており、これらの中
のいずれかが機密データ保持回路５の機密データにより
指定されると共に、制御部４の制御に基づいて変換モー
ドの選定が行なわれる。

また、制御部４においては、マルチプレクサ１０．１４
の制御に際し、アドレス信号ＡＤＳ、機密データ保持回
路５からの機密データ、および、ＣＰＵ１からのクロッ
ク信号に基づき、これらの各条件を組み合せてマルチプ
レクサ１０．１４の選定状況を定めており、例えば、機
密データを１０８ビツトにより構成すれば、組み合せが ２１０Ｂ弁３．２４５　Ｘ　１０３２ となり、これをコンピュータ処理により検証しても、一
つの組み合せを１μＳｅｃにより処理すると仮定した場
合、全組み合せの検証には、１０−’　Ｘ　３．２４５
　Ｘ　１０３ｚ（ｓｅｅ）　４１０”　（年）の時間を
要し、事実上検証による解読が不可能となる。

なお、機密データ保持回路５のレジスタ１６は、所定の
エントリー手順によらなければ機密データの格納が不可
能であると共に、集積回路２の要部に光センサを内蔵し
、パッケージを開放すればこれが外部光を検出し、レジ
スタ１６の保持状況を破壊するものとなっており、内部
観察による機密データの解読を不可能としている。

したがって、アドレス信号ＡＤＳの変換を行なわないた
め、構成が簡略化されると共に、外部のデータ信号ＤＴ
Ｓｅが現在如何なる変換モードにより内部のデータ信号
ＤＴＳｉへ変換されているかシネ明であり、データ処理
状況の機密性を完全に保護することができる。

発明の効果 この発明は以上のとおりであって、外部のデータコード
と内部のデータコードとを複数の変換モード中のいずれ
かにより変換する変換回路を設け、機密データ保持回路
の機密データに基づき変換モードの選定を行なうものと
したことにより、変換状況の解明が不可能であり、デー
タ処理状況の機密性を完全に維持できると共に、アドレ
ス信号はそのまＮ用いているため、構成が簡単であり、
各種集積回路の機密保護において顕著な効果が得られる
。

１・・・マイクロプロセッサ ３・・・変換回路 ５・・・機密データ保持回路 ２・・・集積回路 ４・・・制御部

Claims (1)

【特許請求の範囲】
1. １、データ処理回路を内蔵した半導体集積回路において
   、外部のデータコードと内部のデータコードとを複数の
   変換モード中のいずれかにより相互に変換する変換回路
   を設け、電池によりバックアップされた機密データ保持
   回路において保持した機密データに基づき前記変換モー
   ドの選定を行なうことを特徴とする集積回路の機密保護
   方式。