JPH0268964A - 絶縁ゲート型電界効果トランジスタ - Google Patents
絶縁ゲート型電界効果トランジスタInfo
- Publication number
- JPH0268964A JPH0268964A JP22097988A JP22097988A JPH0268964A JP H0268964 A JPH0268964 A JP H0268964A JP 22097988 A JP22097988 A JP 22097988A JP 22097988 A JP22097988 A JP 22097988A JP H0268964 A JPH0268964 A JP H0268964A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- source
- drain
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 6
- 238000009413 insulation Methods 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、絶縁ゲート型電界効果トランジスタに関する
ものである。
ものである。
従来の技術
近年の半導体集積回路は、集積化の容易なＭＯＳ型（Ｍ
ｅｔａｌ −０ｘｉｄｅ −Ｓｅｎ＋１ｃｏｎｄｕｃｔ
ｏｒ）の電界効果トランジスタを用いたものが先行して
おり、集積度を向上させるため、素子寸法ルールの微細
化や、回路レイアウトの工夫が行なわれている。
ｅｔａｌ −０ｘｉｄｅ −Ｓｅｎ＋１ｃｏｎｄｕｃｔ
ｏｒ）の電界効果トランジスタを用いたものが先行して
おり、集積度を向上させるため、素子寸法ルールの微細
化や、回路レイアウトの工夫が行なわれている。
その中で今回の発明に関係する回路レイアウトの従来例
を第２図に示す。同図は１つのソース。
を第２図に示す。同図は１つのソース。
ドレイン領域に対し、ゲート電極を２つ有するトランジ
スタ回路で、ゲート電極１とゲート電極２との間には２
種のゲート電極及びソース、ドレイン領域を絶縁するた
めの領域を設ける。これは通常の集積回路で各素子を分
離するために用いる二酸化珪素よりなる厚い絶縁膜であ
る。この厚い絶縁膜上に、ゲート電極１及び２を重ねて
配置することにより、ソース、ドレイン間の分離を行っ
ている。
スタ回路で、ゲート電極１とゲート電極２との間には２
種のゲート電極及びソース、ドレイン領域を絶縁するた
めの領域を設ける。これは通常の集積回路で各素子を分
離するために用いる二酸化珪素よりなる厚い絶縁膜であ
る。この厚い絶縁膜上に、ゲート電極１及び２を重ねて
配置することにより、ソース、ドレイン間の分離を行っ
ている。
ゲート長とゲート幅を同図に示すように規定した場合、
ゲート電極１と同２とで、そのゲート幅を大きく変えて
おくと同じドレイン印加電圧に対し、ゲート電極１に電
圧を印加した場合とゲート電極２に電圧を印加した場合
とで、ゲート幅の比に比例したドレイン電極を得ること
ができる。っまり１つのソース、ドレイン領域に対して
、トランジスタに２種類のドレイン電流能力をもたせる
ことができる。
ゲート電極１と同２とで、そのゲート幅を大きく変えて
おくと同じドレイン印加電圧に対し、ゲート電極１に電
圧を印加した場合とゲート電極２に電圧を印加した場合
とで、ゲート幅の比に比例したドレイン電極を得ること
ができる。っまり１つのソース、ドレイン領域に対して
、トランジスタに２種類のドレイン電流能力をもたせる
ことができる。
発明が解決しようとする課題
上記一般的な回路レイアウトではゲート電極１と同２と
の間にゲート電極を分離する領域、すなわち、厚い絶縁
ＩＩＩ ９の形成領域が必要であり、また、ゲート電極
１と２を上層に形成する金属配線とコンタクトをとるた
めのパッド領域１０及び同１１が必要で第２図に示すよ
うに、トランジスタと領域の上方と下方に、２カ所のパ
ッド領域所要面積を必要とする。
の間にゲート電極を分離する領域、すなわち、厚い絶縁
ＩＩＩ ９の形成領域が必要であり、また、ゲート電極
１と２を上層に形成する金属配線とコンタクトをとるた
めのパッド領域１０及び同１１が必要で第２図に示すよ
うに、トランジスタと領域の上方と下方に、２カ所のパ
ッド領域所要面積を必要とする。
課題を解決するための手段
本発明の半導体装置はその実施例図面第１図に示すよう
に、ソース、ドレイン領域間の一部分にのみかぶさって
配設された第１のゲート電極と、前記ソース、ドレイン
領域間の全域をおおい、前記第１のゲート電極に対して
絶縁膜８を介してオーバーラツプして配置された第２の
ゲート電極とをそなえたものである。
に、ソース、ドレイン領域間の一部分にのみかぶさって
配設された第１のゲート電極と、前記ソース、ドレイン
領域間の全域をおおい、前記第１のゲート電極に対して
絶縁膜８を介してオーバーラツプして配置された第２の
ゲート電極とをそなえたものである。
作用
上記の構造によれば、２つのゲート電極間の分離領域が
不用で、なおかつ上層配線とのコンタクトのための各領
域も、同じ側に形成することができるため、より高集積
化が可能で、レイアウト上の自由度が増す。
不用で、なおかつ上層配線とのコンタクトのための各領
域も、同じ側に形成することができるため、より高集積
化が可能で、レイアウト上の自由度が増す。
実施例
本発明を第１図（ａ）（ｂ）の実施例装置の平面図、断
面図に基づいて説明する。同図において、半導体基板（
例えばシリコン基板）上にソース領域３、ドレイン領域
４及びその周囲に素子分離のための絶縁膜領域５を配置
している。同図（ｂ）に示すように、上記半導体基板上
にゲート絶縁膜（二酸化珪素膜）６を２５０Ａ成長させ
た上に、ゲート電極１を多結晶シリコンにより３０００
Ａの厚さで形成する。ゲート電極１はソース、ドレイン
領域間を完全に分離せず、その一部分のみにかぶさった
状態である。同様にゲート絶縁膜２５０Ａ上にゲート電
極２を多結晶シリコにより３０００人の厚さで形成し、
ゲート電極１とゲート電極２とでソース、ドレイン領域
間を分離させ、かつゲート電極１上に二酸化珪素膜８を
２０００Ａ介してゲート電極２を重ね合わせて配置する
。ゲート電極１のゲート長を２μｍ１ゲ一ト幅を２μｍ
、としゲート電極２のゲート長を１．２μｍゲート長を
２０μ頂とする。またゲート電極１とゲート電圧２との
各コンタクト用の領域１０．１１を同じ側に配置する。
面図に基づいて説明する。同図において、半導体基板（
例えばシリコン基板）上にソース領域３、ドレイン領域
４及びその周囲に素子分離のための絶縁膜領域５を配置
している。同図（ｂ）に示すように、上記半導体基板上
にゲート絶縁膜（二酸化珪素膜）６を２５０Ａ成長させ
た上に、ゲート電極１を多結晶シリコンにより３０００
Ａの厚さで形成する。ゲート電極１はソース、ドレイン
領域間を完全に分離せず、その一部分のみにかぶさった
状態である。同様にゲート絶縁膜２５０Ａ上にゲート電
極２を多結晶シリコにより３０００人の厚さで形成し、
ゲート電極１とゲート電極２とでソース、ドレイン領域
間を分離させ、かつゲート電極１上に二酸化珪素膜８を
２０００Ａ介してゲート電極２を重ね合わせて配置する
。ゲート電極１のゲート長を２μｍ１ゲ一ト幅を２μｍ
、としゲート電極２のゲート長を１．２μｍゲート長を
２０μ頂とする。またゲート電極１とゲート電圧２との
各コンタクト用の領域１０．１１を同じ側に配置する。
今、このように形成したトランジスタをエンハンスメン
ト型とすると、ドレイン電極を印加した状態で、ゲート
電極１に電圧を印加し、ゲート電極２には電圧を印加し
ない場合、ゲート電極１の下部のチャンネル部にのみ電
流が流れ、逆の場合はゲート電極２の下部チャンネル部
にのみ電流が流れる。ゲート電極１をトランジスタＩと
しゲート電極２をトランジスタ■とすれば、トランジス
タエ、と同■とでドレイン電流量が１０倍以上の差をも
った２種類の電流値が得られる。トランジスタエと■と
のドレイン電流値の比はそれぞれのゲート電極のゲート
幅の比を変えることで設定できるが、その他にゲート長
を変えること、あるいは各ゲート電極下部の半導体基板
表面にボロン等の不純物をイオン注入することで、おの
おののトランジスタ特性を変化させることができる。
ト型とすると、ドレイン電極を印加した状態で、ゲート
電極１に電圧を印加し、ゲート電極２には電圧を印加し
ない場合、ゲート電極１の下部のチャンネル部にのみ電
流が流れ、逆の場合はゲート電極２の下部チャンネル部
にのみ電流が流れる。ゲート電極１をトランジスタＩと
しゲート電極２をトランジスタ■とすれば、トランジス
タエ、と同■とでドレイン電流量が１０倍以上の差をも
った２種類の電流値が得られる。トランジスタエと■と
のドレイン電流値の比はそれぞれのゲート電極のゲート
幅の比を変えることで設定できるが、その他にゲート長
を変えること、あるいは各ゲート電極下部の半導体基板
表面にボロン等の不純物をイオン注入することで、おの
おののトランジスタ特性を変化させることができる。
発明の効果
本発明は以上説明した様に、１つのソース、ドレインに
２つのゲート電極をゲート幅方向に重ね合わせる構造を
もたせるものであるため、素子の占有面積が小さ（、高
集積化が容易で、素子レイアウト上の自由度が増大する
。
２つのゲート電極をゲート幅方向に重ね合わせる構造を
もたせるものであるため、素子の占有面積が小さ（、高
集積化が容易で、素子レイアウト上の自由度が増大する
。
第１図（ａ）（ｂ）は本発明の一実施例を示す電界効果
型トランジスタの平面図、断面図、第２図は従来例の平
面図である。 ｌ・・・・・・ゲート電極、２・・・・・・ゲート電極
、３・・・・・・ソース領域、４・・・・・・ドレイン
領域、５・・・・・・分離領域（厚い絶縁膜）、６・・
・・・・ゲート電極１のゲート絶縁膜、７・・・・・・
ゲート電極２のゲート絶縁膜、８．９・・・・・・絶縁
膜、１０．１１・・・・・・コンタクト領堆 第 図 １−一一ゲート電浸 ２−−−ゲート電極 ８−ｍ−距鍛１罠 １０．１１−一一ケ°′−）ｔでで上層ｆζ８覧□のコ
コタクト４Ｘｊダ（。 第 図
型トランジスタの平面図、断面図、第２図は従来例の平
面図である。 ｌ・・・・・・ゲート電極、２・・・・・・ゲート電極
、３・・・・・・ソース領域、４・・・・・・ドレイン
領域、５・・・・・・分離領域（厚い絶縁膜）、６・・
・・・・ゲート電極１のゲート絶縁膜、７・・・・・・
ゲート電極２のゲート絶縁膜、８．９・・・・・・絶縁
膜、１０．１１・・・・・・コンタクト領堆 第 図 １−一一ゲート電浸 ２−−−ゲート電極 ８−ｍ−距鍛１罠 １０．１１−一一ケ°′−）ｔでで上層ｆζ８覧□のコ
コタクト４Ｘｊダ（。 第 図
Claims (1)
- 半導体基板上に形成されたソース領域及びドレイン領域
と、これらソース、ドレイン領域の間にあって、絶縁状
態で延在する複数のゲート電極からなり、第１のゲート
電極は前記ソース、ドレイン領域間の一部分にのみかぶ
さって配設され、第２のゲート電極が前記第１のゲート
電極上に絶縁膜を介して重なりをもち、かつ前記ソース
、ドレイン領域間の全域をおおって配設されたことを特
徴とする絶縁ゲート型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22097988A JPH0268964A (ja) | 1988-09-02 | 1988-09-02 | 絶縁ゲート型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22097988A JPH0268964A (ja) | 1988-09-02 | 1988-09-02 | 絶縁ゲート型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268964A true JPH0268964A (ja) | 1990-03-08 |
Family
ID=16759566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22097988A Pending JPH0268964A (ja) | 1988-09-02 | 1988-09-02 | 絶縁ゲート型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0268964A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9561188B2 (en) | 2006-04-03 | 2017-02-07 | Intellipharmaceutics Corporation | Controlled release delivery device comprising an organosol coat |
-
1988
- 1988-09-02 JP JP22097988A patent/JPH0268964A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9561188B2 (en) | 2006-04-03 | 2017-02-07 | Intellipharmaceutics Corporation | Controlled release delivery device comprising an organosol coat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001751A (ko) | Mos 형 반도체 장치 | |
| WO2022201903A1 (ja) | 半導体装置 | |
| US20040075174A1 (en) | Semiconductor device and method of manufacturing the same utilizing permittivity of an insulating layer to provide a desired cross conductive layer capacitance property | |
| JP2001127174A5 (ja) | ||
| JPS5884461A (ja) | 絶縁ゲ−ト型半導体装置 | |
| US4961101A (en) | Semiconductor MOSFET device with offset regions | |
| JPH0268964A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2997179B2 (ja) | パワーｍｏｓトランジスタ | |
| JP3013628B2 (ja) | 半導体装置 | |
| KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
| JPS6119174A (ja) | 半導体装置 | |
| JP2598446B2 (ja) | Ｍｉｓ−ｆｅｔ | |
| JPH0122736B2 (ja) | ||
| EP0035793B2 (en) | Semiconductor integrated circuit device | |
| JPH05110075A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH0345898B2 (ja) | ||
| JPH03291959A (ja) | 半導体装置 | |
| JPH05198802A (ja) | 半導体装置 | |
| JPH04260373A (ja) | 半導体集積回路 | |
| JPH03236281A (ja) | 電力用半導体装置 | |
| JPH0727911B2 (ja) | ラテラル素子の配線構造 | |
| JPH0550140B2 (ja) | ||
| JPH07122743A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09199606A (ja) | マスタスライス方式の半導体装置 |