JPH0268983A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0268983A JPH0268983A JP22046388A JP22046388A JPH0268983A JP H0268983 A JPH0268983 A JP H0268983A JP 22046388 A JP22046388 A JP 22046388A JP 22046388 A JP22046388 A JP 22046388A JP H0268983 A JPH0268983 A JP H0268983A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- connection pins
- pin
- electronic components
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に係わり、さらに詳しくはそのア
ウターリード端子の構造に関する。
ウターリード端子の構造に関する。
半導体メモリチップをカード状基板に実装し、その−辺
がメモリチップに接続されたコネクタを装着したメモリ
カートリッジが個人の消化入出力ソースとしてン主目さ
れている。このようなメモリカードは、特定のネットワ
ークの端末機に挿入することによって端末ステーション
または中央ステーションとの間で情轄交換を行うことが
でき、人手を介することなく各種のサービスを受けるこ
とができる。
がメモリチップに接続されたコネクタを装着したメモリ
カートリッジが個人の消化入出力ソースとしてン主目さ
れている。このようなメモリカードは、特定のネットワ
ークの端末機に挿入することによって端末ステーション
または中央ステーションとの間で情轄交換を行うことが
でき、人手を介することなく各種のサービスを受けるこ
とができる。
第７図は従来のメモリカートリッジを示す断面図、第８
図はケースを除去した正面図、第９図は第８図のカート
リッジの平面図である。
図はケースを除去した正面図、第９図は第８図のカート
リッジの平面図である。
プリントＭ板２１には半導体メモリ２２がり一ド２７を
半田付けして固定される。また基板２１の一辺には半導
体メモリチップ２２に対する接続部が所定間隔に設けら
れ、この接続部にコネクタ２３がリード端子の半田付け
によって第８図のように固定されている。基板２１、半
導体メモリチンプ２２を保護するために樹脂製の上ケー
ス２４と下ケース２５が基板全体を覆うように配設され
、各ケースの端部はコネクタ２３の突起部に係着されて
いる。この上ケース２４と下ケース２５は、その周縁部
が接着剤または溶着により固着されている。
半田付けして固定される。また基板２１の一辺には半導
体メモリチップ２２に対する接続部が所定間隔に設けら
れ、この接続部にコネクタ２３がリード端子の半田付け
によって第８図のように固定されている。基板２１、半
導体メモリチンプ２２を保護するために樹脂製の上ケー
ス２４と下ケース２５が基板全体を覆うように配設され
、各ケースの端部はコネクタ２３の突起部に係着されて
いる。この上ケース２４と下ケース２５は、その周縁部
が接着剤または溶着により固着されている。
尚、上ケース２４および下ケース２５は、携帯時の損傷
を防止するために金属製とすることがある。この場合、
コネクタ２３のリード端子との接触を防止するために絶
縁性フィルム２６ａおよび２６ｂが第７図に示すように
ケースとリード端子間に配設される。
を防止するために金属製とすることがある。この場合、
コネクタ２３のリード端子との接触を防止するために絶
縁性フィルム２６ａおよび２６ｂが第７図に示すように
ケースとリード端子間に配設される。
ところで、このようなメモリカートリッジの大容量化に
おいて小型、薄型化に対処して高密度実装を行うように
すると、プリント基板の垂直方向にＩＣを重ねて実装す
る必要がある。
おいて小型、薄型化に対処して高密度実装を行うように
すると、プリント基板の垂直方向にＩＣを重ねて実装す
る必要がある。
ポリイミド等のフレキシブルなフィルムテープ上に配線
パターン、ランド、アウターリード端子を形成した配線
テープにＴＡＢ、ＶＳＯＰ等の小型パッケージのＩＣを
両面に複数個搭載した後、このテープ状のＩＣモジュー
ルをプリント基板に実装することで実装密度は飛躍的に
向上する。
パターン、ランド、アウターリード端子を形成した配線
テープにＴＡＢ、ＶＳＯＰ等の小型パッケージのＩＣを
両面に複数個搭載した後、このテープ状のＩＣモジュー
ルをプリント基板に実装することで実装密度は飛躍的に
向上する。
しかし第９図に示すように、アウターリード端子２７の
配置を一般的な対向配置とすると、互いに隣接するＩＣ
モジュール２２間のピッチがある程度必要となり、高密
度実装が難しくなるという問題があった。
配置を一般的な対向配置とすると、互いに隣接するＩＣ
モジュール２２間のピッチがある程度必要となり、高密
度実装が難しくなるという問題があった。
本発明は上記従来製品が持っていた、ＩＣモジュールピ
ッチがある程度必要であり、高密度実装が難しいという
欠点を解消し、高密度実装が容易な半導体装置を提供す
ることを目的とする。
ッチがある程度必要であり、高密度実装が難しいという
欠点を解消し、高密度実装が容易な半導体装置を提供す
ることを目的とする。
この目的のために本発明は、互いに対向するＩＣモジュ
ールのリード端子を相手方のリード端子と交叉するよう
に配置している。
ールのリード端子を相手方のリード端子と交叉するよう
に配置している。
本発明ではポリイミド等のフィルムテープ上に配線パタ
ーン、ランド、アウターリード端子を形成した配線テー
プの両面にＩＣチップを複数個実装し、且つアウターリ
ード端子同士を交叉するように配置したので、プリント
基板に多数個のＩＣチップを高密度に実装可能であり、
また片面に２個以上ずつ実装する場合、ＩＣチップがメ
モリＩＣであると、ＩＣ選択ピン以外は共通であるため
端子総数は殆ど増加しない。この結果、片面に２個実装
すると、メモリモジュールの端子のピッチは最大２倍・
にしても問題はなく、例えばメモリＩＣのピン間ピッチ
が０．５ ｍ ｍとすると、メモリモジュールのピン間
ピッチはｌ、Ｑｍｍとしても問題はなく、実装時の不良
が激減する。
ーン、ランド、アウターリード端子を形成した配線テー
プの両面にＩＣチップを複数個実装し、且つアウターリ
ード端子同士を交叉するように配置したので、プリント
基板に多数個のＩＣチップを高密度に実装可能であり、
また片面に２個以上ずつ実装する場合、ＩＣチップがメ
モリＩＣであると、ＩＣ選択ピン以外は共通であるため
端子総数は殆ど増加しない。この結果、片面に２個実装
すると、メモリモジュールの端子のピッチは最大２倍・
にしても問題はなく、例えばメモリＩＣのピン間ピッチ
が０．５ ｍ ｍとすると、メモリモジュールのピン間
ピッチはｌ、Ｑｍｍとしても問題はなく、実装時の不良
が激減する。
第５図は本発明による半導体装置の配線テープの一実施
例を示す平面図、第２図は配線テープにＩＣチップを実
装した断面図である。
例を示す平面図、第２図は配線テープにＩＣチップを実
装した断面図である。
ポリイミドテープｌ （厚さ３０〜１５０μｍ）の両面
に接着剤（Ｋさ２０μｍ程度）を介して銅箔（厚さ３５
μｍ程度）をラミネートする。このポリイミドテープ１
には予めスプロケット孔３、アウターリード端子用孔４
が打ち抜いである。次に１同２占から工・ンチングによ
り配線パターン７、ランド６、アウターリード端子２を
形成する。配線テープ９０表と裏側のｘｉｉｌはスルー
ホール８のメツキによって行う。パターンが完成すると
ランド６部およびアウターリード端子２部に所定のＡｕ
およびＰｂ５ｎ、Ｓｎ等の金属層を形成する。この配線
テープにＩＣチップＩ３を複数個両面に接合するとＩＣ
モジュールが完成するが、このときアウターリード端子
２の位置を対向する２辺に交叉するように、例えば千鳥
配置になるように形成するごとでプリント基板２１にＩ
Ｃモジュールを実装すれば、プリント基板２１のバター
ニングが容易となり、ここでＩＣチップにメモリＩＣを
使用する場合、メモリＩＣのリードピッチが０．５ｍｍ
であると、ＩＣモジュールに４個のメモリＩＣを搭載し
たときＩＣモジュールのアウターリード端子２のピッチ
は１．０ ｍ ｍにすることが実装密度を高くしても可
能である。
に接着剤（Ｋさ２０μｍ程度）を介して銅箔（厚さ３５
μｍ程度）をラミネートする。このポリイミドテープ１
には予めスプロケット孔３、アウターリード端子用孔４
が打ち抜いである。次に１同２占から工・ンチングによ
り配線パターン７、ランド６、アウターリード端子２を
形成する。配線テープ９０表と裏側のｘｉｉｌはスルー
ホール８のメツキによって行う。パターンが完成すると
ランド６部およびアウターリード端子２部に所定のＡｕ
およびＰｂ５ｎ、Ｓｎ等の金属層を形成する。この配線
テープにＩＣチップＩ３を複数個両面に接合するとＩＣ
モジュールが完成するが、このときアウターリード端子
２の位置を対向する２辺に交叉するように、例えば千鳥
配置になるように形成するごとでプリント基板２１にＩ
Ｃモジュールを実装すれば、プリント基板２１のバター
ニングが容易となり、ここでＩＣチップにメモリＩＣを
使用する場合、メモリＩＣのリードピッチが０．５ｍｍ
であると、ＩＣモジュールに４個のメモリＩＣを搭載し
たときＩＣモジュールのアウターリード端子２のピッチ
は１．０ ｍ ｍにすることが実装密度を高くしても可
能である。
第１図乃至第４図は本発明の各実施例に係るＩＣモジュ
ールの実装状態を示す図であり、第１図に示す第１の実
施例、第２図に示すその変形例では、第１のＩＣモジュ
ール１０のリード端子（接続ピン）２間に第２のＩＣモ
ジュール１０のリード端子２が挿入されて、両リード端
子２．２が交叉するように交互に配置されるようになっ
ている。
ールの実装状態を示す図であり、第１図に示す第１の実
施例、第２図に示すその変形例では、第１のＩＣモジュ
ール１０のリード端子（接続ピン）２間に第２のＩＣモ
ジュール１０のリード端子２が挿入されて、両リード端
子２．２が交叉するように交互に配置されるようになっ
ている。
また第３図に示す第２の実施例および第４図に示すその
変形例においては、ＩＣモジュールエ０の一つの側端側
に複数本のリード端子２が寄り添って配置されたピン配
置部１０ａと、リード端子２が全く配置されていない無
ピン部１０ｂ等を設け、これらＩＣモジュール１０を互
いに隣り合わせてプリント基板２１に実装する際、その
ＩＣモジュール１０のうちの第１のＩＣモジュール１０
のピン配置部１０ａが第２のＩＣモジュール１０の無ピ
ン部１０ｂと対向し、第１のＩＣモジュール１０の無ヒ
７部１０ ｂが第２のＩＣモジュール１０のピン配置部
１０ａと対向するようにして交叉状に配置されている。
変形例においては、ＩＣモジュールエ０の一つの側端側
に複数本のリード端子２が寄り添って配置されたピン配
置部１０ａと、リード端子２が全く配置されていない無
ピン部１０ｂ等を設け、これらＩＣモジュール１０を互
いに隣り合わせてプリント基板２１に実装する際、その
ＩＣモジュール１０のうちの第１のＩＣモジュール１０
のピン配置部１０ａが第２のＩＣモジュール１０の無ピ
ン部１０ｂと対向し、第１のＩＣモジュール１０の無ヒ
７部１０ ｂが第２のＩＣモジュール１０のピン配置部
１０ａと対向するようにして交叉状に配置されている。
また、これらを組み合わせることも勿論可能である。
以上説明したように、本発明では、互いに対向するＩＣ
モジュールのリード端子を相手方のリード端子と交叉す
るようにしたので、ＩＣモジュール間のピッチを狭くす
ることができ、高密度実装化が可能となる。
モジュールのリード端子を相手方のリード端子と交叉す
るようにしたので、ＩＣモジュール間のピッチを狭くす
ることができ、高密度実装化が可能となる。
第１図、第２図は本発明の第１の実施例およびその変形
例に係るＩＣモジュールの実装状態を示す平面図、第３
図、第４図は第２の実施例およびその変形例に係るＩＣ
モジュールの実装状態を示す平面図、第５図は本発明に
係る半導体装置の配線状態を示す平面図、第６図はＩＣ
モジュールの断面図、第７図は従来の半導体装置を示す
断面図、第８図はケースを除去した正面図、第９図は第
８図の装置の平面図である。 ２・・・アウターリード端子、９・・・配線テープ、１
０・・・ＩＣモジュール、１０ａ・・・ピン配置部、１
０ｂ・・・無ピン部。 第１図 ＼ 弔 図 弔 図 第 図 １０′ ＋０ａ １ｏｂ ｉＯａ’１０ｂ 弔 図 口 口 口 口 口 口 口 第 図
例に係るＩＣモジュールの実装状態を示す平面図、第３
図、第４図は第２の実施例およびその変形例に係るＩＣ
モジュールの実装状態を示す平面図、第５図は本発明に
係る半導体装置の配線状態を示す平面図、第６図はＩＣ
モジュールの断面図、第７図は従来の半導体装置を示す
断面図、第８図はケースを除去した正面図、第９図は第
８図の装置の平面図である。 ２・・・アウターリード端子、９・・・配線テープ、１
０・・・ＩＣモジュール、１０ａ・・・ピン配置部、１
０ｂ・・・無ピン部。 第１図 ＼ 弔 図 弔 図 第 図 １０′ ＋０ａ １ｏｂ ｉＯａ’１０ｂ 弔 図 口 口 口 口 口 口 口 第 図
Claims (2)
- （１）側端部に所定の間隔をおいて多数の接続ピンを有
する第１の電子部品と第２の電子部品が、プリント基板
上に隣り合つて実装され、前記第１の電子部品の接続ピ
ン間に第２の電子部品の接続ピンが挿入されて、第１の
電子部品の接続ピンと第２の電子部品の接続ピンが交互
に配置されていることを特徴とする半導体装置。 - （２）電子部品の一つの側端部に、複数本の接続ピンが
所定の間隔をおいて寄り添つて配置されたピン配置部と
、接続ピンが全く配置されていない無ピン部とを設け、
これら電子部品を互いに隣り合わせてプリント基板上に
実装する際、その電子部品のうちの第１の電子部品のピ
ン配置部が第２の電子部品の無ピン部と対向し、第１の
電子部品の無ピン部が第２の電子部品のピン配置部と対
向するように配置したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22046388A JPH0268983A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22046388A JPH0268983A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268983A true JPH0268983A (ja) | 1990-03-08 |
Family
ID=16751511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22046388A Pending JPH0268983A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0268983A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722568A (ja) * | 1993-07-01 | 1995-01-24 | Nec Corp | 半導体装置およびその製造方法 |
| US6239981B1 (en) | 1998-09-02 | 2001-05-29 | Mitsubishi Denki Kabushiki Kaisha | Packaging substrate |
-
1988
- 1988-09-05 JP JP22046388A patent/JPH0268983A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722568A (ja) * | 1993-07-01 | 1995-01-24 | Nec Corp | 半導体装置およびその製造方法 |
| US6239981B1 (en) | 1998-09-02 | 2001-05-29 | Mitsubishi Denki Kabushiki Kaisha | Packaging substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0527044B1 (en) | Memory package | |
| US5343366A (en) | Packages for stacked integrated circuit chip cubes | |
| US5229916A (en) | Chip edge interconnect overlay element | |
| KR100628286B1 (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| US3474297A (en) | Interconnection system for complex semiconductor arrays | |
| US6670700B1 (en) | Interconnect substrate and semiconductor device electronic instrument | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| JPS62584B2 (ja) | ||
| JPH0744239B2 (ja) | チツプ・キヤリアと集積半導体チツプを有するモジユール | |
| JP2001177051A (ja) | 半導体装置及びシステム装置 | |
| US5220491A (en) | High packing density module board and electronic device having such module board | |
| JP2001085592A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR101015266B1 (ko) | 고밀도 3차원 반도체 다이 패키지 | |
| JPH04280695A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP2728432B2 (ja) | マルチチツプ半導体装置 | |
| JPH0268983A (ja) | 半導体装置 | |
| US20030043650A1 (en) | Multilayered memory device | |
| JPH01106455A (ja) | 半導体集積回路装置 | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JPH02230749A (ja) | 半導体チップ及び該チップを用いた半導体装置 | |
| JP3126784B2 (ja) | 積層マルチチップ半導体装置 | |
| JP2507564B2 (ja) | マルチチップ半導体装置とその製造方法 | |
| JP3538123B2 (ja) | 積層マルチチップ半導体装置 | |
| JPH0514427B2 (ja) | ||
| JP2538962B2 (ja) | 半導体装置 |