JPH0744239B2 - チツプ・キヤリアと集積半導体チツプを有するモジユール - Google Patents

チツプ・キヤリアと集積半導体チツプを有するモジユール

Info

Publication number
JPH0744239B2
JPH0744239B2 JP2079070A JP7907090A JPH0744239B2 JP H0744239 B2 JPH0744239 B2 JP H0744239B2 JP 2079070 A JP2079070 A JP 2079070A JP 7907090 A JP7907090 A JP 7907090A JP H0744239 B2 JPH0744239 B2 JP H0744239B2
Authority
JP
Japan
Prior art keywords
chip
carrier
module
chip carrier
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2079070A
Other languages
English (en)
Other versions
JPH02295159A (ja
Inventor
クアト・ヒンリツチスメイヤー
ワーナー・シユトレーレ
リチヤード・ダブリユ・ノース
ゴードン・ケリー
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH02295159A publication Critical patent/JPH02295159A/ja
Publication of JPH0744239B2 publication Critical patent/JPH0744239B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/699—Insulating or insulated package substrates; Interposers; Redistribution layers for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Credit Cards Or The Like (AREA)
  • Packaging Frangible Articles (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、チップ・キャリアと集積半導体チップを有す
るモジュール、及びモジュール・スタックに関するもの
である。
B.従来の技術及び解決しようとする課題 現在市販されている集積半導体チップ（ICチップ）、特
にメモリ・チップは、カードにスタックされたわずかな
数のモジュール（DIPデュアル・インライン・パッケー
ジ）をデータ処理システムに組み込むために、大量のス
ペースを必要とする。各モジュールの全体の高さを低く
すると、データ処理システムに必要なスペースは変えず
に、メモリ・スペースを大幅に増大させることができ
る。さらに、このようなチップやモジュールの製造で
は、その試験時間が製造原価のかなりの部分を占め、現
在、総製造原価の約３分の１を占めている。したがっ
て、半導体工場でそれに費やされる時間を最小限にまで
減少させるべきである。
IBMテクニカル・ディスクロージャ・ブルテン、Vol.8、
No.10（1966年３月）、p.1314には、導体を有する数層
のセラミック層からなるセラミック・キャリアと、モノ
リシック回路を収納する片面の凹部とを有するモジュー
ルが開示されている。モノリシック回路は、セラミック
層中の導体によりキャリアの反対面に接続されている。
キャリアの凹部のある面には、回路の冷却特性を改善す
るための薄い金属箔が設けられている。上記の論文に記
載されたチップ・キャリアは、製造が複雑で、したがっ
て非常に高価である。チップの接続が比較的困難で、特
別な装置が必要である。チップ・キャリアの全体のレイ
アウトは、望ましい寸法に対して極端に高さが大きく、
したがってこのような構造は、特にメモリ・チップを有
するモジュールに使用するには不適である。
上述のように、プラスチックで成形されたメモリ及びプ
ロセッサのDIPも知られている。これらのモジュール
も、比較的高さがあり、また成形後、すなわち製品の完
成後でないと最終的に検査ができないという欠点があ
る。完成した部品の高さが高いため、カードにスタック
できるモジュールの数が限定されるだけでなく、部品を
取り付けたカード上に設けなければならない減結合キャ
パシタへの経路を長くしなければならない。さらに、メ
モリ・モジュールのスタック中の欠陥のあるモジュール
を交換するのに長い時間を要する。
したがって、できるだけ平坦で、同時に製造が簡単なモ
ジュールを提供することが不可欠である。
C.課題を解決するための手段 この課題は、実質的に互いに平行な上面と下面を有する
チップ・キャリアを備えたモジュールにより解決され
る。このチップ・キリアは、円形でも方形でもよいが、
チップの形状に合った形にするのが普通であり、したが
って現在一般に方形が用いられている。チップ・キャリ
アの下面には、少なくとも１つの凹部と、凹部の領域内
でキャリアの上面まで延びる少なくとも１つのスロット
が設けられている。この凹部はチップを収納するための
もので、チップの接触パッドがチップ・キャリアに面し
ている。スロットは、チップ上の接触パッドがスロット
の領域内に位置するように凹部中に設けられている。し
たがって、凹部中のスロットは、チップ上の接触パッド
の配置に応じて任意の位置に設けることができる。たと
えば、１つのスロットだけを中央または１縁部に設ける
ことも、大型のチップでは３つの垂直に配置したスロッ
トを設けることもできる。垂直に取り付けたモジュール
で、接触ピンの片側をチップ・キャリアに取り付けたも
のでは、スロットをピンに隣接させることが好ましい。
チップ・キャリアの少なくとも上面に設けた導体は、メ
ッキしたスルー・ホールにより、チップ・キャリアの下
面の導体に接続することができる。上面には、チップを
接続するための端子を設けることが不可欠である。した
がって、スルー・ホールは導体と見なされる。さらに、
モジュールは、スロットを通してチップ上の接触パッド
をキャリアの下面の導体に接続するリード線を有する。
チップ上の接触パッドは、ワイヤ・ボンディング、TAB
（テープ自動ボンディング）等の周知の方法で導体に接
続することができる。チップは、接着等の適当な方法で
凹部に保持する。チップの背面もチップ・キャリアの下
面も、チップの背面が空気の流れによって効果的に冷却
されるように、封止してはならない。通常、チップ・キ
ャリアの上面は、導体の損傷を防止するために、リード
線とチップの接触パッドの部分を封止する。
チップの背面とキャリアの下面は、チップ全体がキャリ
アに埋めこまれ保護されるように、１つの面になるよう
にするとよい。
別の有利な実施例によれば、リード線を通すスロットの
縁部を面取りする。これにより、接触パッドとチップ・
キャリアの表面上の導体を接続するとき、チップ上の接
触パッドに容易に近づけるようになる。チップを埋め込
んだキャリアの厚みは0.8ないし1.2mm、凹部におけるキ
ャリアの厚みは0.2ないし0.5mmが好ましい。
キャリアは、多層積層板またはセラミック材料製とする
ことが好ましい。高耐熱性ポリイミドの場合は、凹部は
切削により製作するが、多層積層板の場合は、各層に望
ましい形状及び配置の凹部またはスロットをあらかじめ
設けておくことができる。積層材料は、片面または両面
をメタライズすることができる。試験（バーンイン）、
はんだ付け、及びその後の処理中に安定なキャリアに
は、強化ポリイミドまたはセラミックが必要である。
モジュールは、受動部品または能動部品あるいはその両
方を含むことができるが、このような構造の利点は、こ
れらの部品がチップに隣接して配置できることである。
このような環境では、たとえば減結合キャパシタの効果
が特に顕著である。たとえば、電圧に適合させるため、
能動部品もキャリア上のチップに隣接して配置すること
ができる。
上記の種類のモジュールは、高さがきわめて低く、チッ
プ上の接触パッドからチップ・キャリアの上面の端子ま
での線がほぼ同じ長さできわめて短かく、減結合キャパ
シタがチップに隣接して配置され、チップの背面が効果
的に冷却され、その構造が１メガビットを超える将来の
チップに適しているという利点を有する。このように設
計したチップはさらに、チップ・キャリアで相互接続し
たいくつかのモジュールを同時に処理し試験できるた
め、製造が容易で安価であるという利点も有する。
本発明に従って設計したモジュールは、高さが特に低い
モジュール・スタックを製造することができる。この目
的のため、各モジュールは、少なくとも１つのキャリア
との接点及び接続すべき次のモジュールとの接点にスズ
のはんだを埋めこんで、Ｓ字型のコネクタ・クリップで
接続する。これにより、モジュールのスタックは１ステ
ップではんだ付けが可能になる。４つのこのようなモジ
ュールの高さはきわめて低く、わずかに25または50％が
欠陥のないチップを使用して、たとえば１メガビットの
機能性メモリを形成すことができると考えられる。
本発明の別の有利な実施例によれば、隣接して配置し、
互いに永久的に結合したいくつかのモジュールを、IDカ
ードやクレジット・カード等として使用することができ
る。この場合、各モジュールは、上面にモジュールを相
互接続する導体を含む、１つの共通のキャリアを有す
る。導体は、少なくとも片面または積層板の間に配置す
ることができる。このようなカードは、１つのプロセッ
サまたは１つのメモリ・チップを収納する。その全体の
厚みは、互いに隣接して設けたモジュールの厚みよりわ
ずかに厚くなる。強化ポリイミドを使用することによ
り、十分なカードの安定性が得られる。
D.実施例 第１図を参照すると、第1A図は、上面２、スロット３、
及びチップ・キャリアの長辺上に設けた概略的に示した
接触パッド７を有するチップ・キャリア１を示す。チッ
プ・キャリア１は方形で、後に収納するチップの形状に
適合している。言うまでもなく、他の適合した形状も同
様に適している。第１図に示すチップ・キャリア１のス
ロット３は、キャリアが、中央に接触パッドを設けたチ
ップを収納する働きをするので、キャリアの中心に垂直
な位置にある。他のチップの構成については、スロット
を側面に設けることもでき、チップ・キャリアに複数の
スロットを設けることもできる。
第1B図は、チップ・キャリアの断面図である。この図で
は、チップの配線にさらに容易に近づけるように、上面
２に位置するスロット３が面取りされている。スロット
３は、チップ・キャリア１の下面６の凹部５で成端して
いる。凹部５は、チップを収納して確実に保持するた
め、水平部の幅をスロット３の幅より長くする。
チップ・キャリアの縦断面図（第1C図）では、垂直方向
の凹部５の幅も、凹部５中に配置するチップが容易に収
納でき確実に保持できるように、スロット３の幅より長
い。スロット３の短辺に沿った面取りは、その辺を横切
ってリード線を通さない限り必要ない。
ある点では、接着剤、シール材等を挿入できるように、
凹部をチップをより僅かに大きくすることができる。
チップ・キャリアは、強化ポリイミドまたはセラミック
材料製とする。ポリイミドを使用する場合は、積層板の
各層に、スロット３または凹部５の寸法に相当する開口
を設けておくと、再加工の必要がなく有利である。いく
つかの成形し、または打ち抜いた層からなるセラミック
材料でも、同様の結果が得られる。このようなレイアウ
トの場合、チップ・キャリアの厚みは、後で述べるよう
にチップを集積する場合でも、0.8ないし1.2mmとする。
凹部５の領域でのチップ・キャリア１の厚みは、僅か0.
2ないし0.5mmである。
第２図は、モジュール10の平面図で、チップ・キャリア
１の上面２を示したものである。チップ・キャリア１の
上面２上には、チップ・キャリアの縁部で接触パッド７
に接続された導体８が設けてある。チップ・キャリア１
の下面６にも、チップ・キャリア中のバイアを通って、
上面の導体に接続された導体（図示せず）が設けてあ
る。チップ・キャリア１の上面２の導体８は、リード線
により、スロット３を通ってチップ９の上面の接触パッ
ド11に接続されている。チップ９上の接触パッド11は、
ワイヤ・ボンディング、TAB等、周知の方法で導体８に
接続される。キャリア１上に、能動部品20（減結合キャ
パシタ、ダイオード）をチップに隣接して設けることが
できる。
第3A図ないし第3D図は、完成したモジュールの断面図で
ある。第3A図及び第3B図では、それぞれ１つのチップ９
がチップ・キャリア１に固定されている。第3A図と第3B
図は、第3A図のモジュールがカードにはんだ付けされて
いる（SMT表面装着技術）のに対し、第3B図のモジュー
ルはピンを有し、それによってモジュールが穴をあけた
カードにはんだ付けされている（PIHピン・イン・ホー
ル）点で異なる。
チップ９は、接着剤16により、凹部５中に固定される。
リード線12は、スロット３を通って、チップ９の上面の
接触パッドをチップ・キャリア１の上面２の導体に接続
する。スロット３は、リード線12の通る部分４が面取り
されている。チップ９の上面及びリード線12は、シール
手段13により封止されている。チップ・キャリア１の長
辺には、端子とチップ・キャリア１の上面２との接点
と、モジュールを取り付けるキャリア・プレートを有す
る端子が固定される点にスズのはんだ15を埋め込んで、
Ｓ字型のコネクタ・クリップが設けられている。チップ
９の背面19は、キャリア１の下面６と同一平面を形成
し、したがってチップは、キャリア１中の凹部５により
完全に保護される。背面19は開放されているので、チッ
プ９は空気により十分に冷却される。第3B図では、ピン
17がスズのはんだの代りに用いられている。コネクタ・
クリップを有するモジュールを仕上げてから、キャリア
・プレートに最終的に固定するので、成形したスズはん
だの融点は、後のはんだ付け工程の温度より高くする。
このことを、第3C図及び第3D図のモジュール・スタック
と関連して具体的に示す。各モジュール10の構造は、第
3A図のモジュール10の構造と同じである。第3D図の下端
のモジュール10のみに、第3D図のモジュール10と同様の
ピン17が設けられており、これにより、モジュール10が
キャリア・プレートに固定される。このようなモジュー
ル・スタックは、本発明によるモジュールを使用するこ
とにより容易に形成される。これらは、きわめて平坦で
ある。第3C図及び第3D図のモジュール・スタックは、高
さがキャリア・プレートの上面から測って約10mmであ
る。このことは、高さが減少するとパッケージ密度が倍
増するので、大きな利点である。
第４図は、２つの隣接したモジュールを導体８で接続し
たカードの概略図である。導体８は、表面上に配置して
も、積層板の間に配置してもよい。モジュール10中のチ
ップは異なるもの、たとえばプロセッサとメモリ・チッ
プであってもよい。カード18は、各モジュールのチップ
・キャリアと同じ材料製とする。カード18には、上面と
下面の両面に導体を設けることができる。これらの導体
は、バイアにより接続する。このような、たとえばポリ
イミド製のカードは、0.8ないし1.2mmの厚み全体にわた
って十分な安定性を有し、IDカードまたはクレジット・
カードとして使用することができる。この目的のため、
カード18は、文字及び磁気ストライプを含む適当な材料
を用いて封止する。
E.発明の効果 個々のモジュールの積み重ねを容易化したことにより、
スタック構成の高さ及び占有空間を減少できる。
【図面の簡単な説明】
第1A図，第1B図，第1C図は夫々，チップ・キャリアの平
面図、縦断面図、及び横断面図である。 第２図は、モジュールの平面図である。 第3A図ないし第3D図は、モジュールの断面図、及び互い
に積み重ねた４つのモジュールを有するモジュール・ス
タックの断面図である。 第４図は、IDカードまたはクレジット・カードとして使
用するための、互いに隣接して配置した２つのモジュー
ルを有するカードの概略を示す平面図である。 １……チップ・キャリア、３……スロット、５……凹
部、７……接触パッド、８……導体、10……モジュー
ル、17……ピン、18……カード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/07 25/18 (72)発明者 リチヤード・ダブリユ・ノース アメリカ合衆国バーモント州フエアフオツ クス、アールアール２、3052シイ番地 (72)発明者 ゴードン・ケリー アメリカ合衆国バーモント州エセツクス・ ジヤンクシヨン、イースト・ストリート37 番地 (56)参考文献 米国特許4538210（ＵＳ，Ａ) 米国特許3877064（ＵＳ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】実質的に互いに平行に延びる上面及び下
    面、下面の凹部、凹部内で上面まで延びる少なくとも１
    つのスロット、及び少なくとも上面に設けた導電体を有
    するチップ・キャリアと、 チップ・キャリアに面した接触パッドを有し、接触パッ
    ドがスロットの領域内に位置するように凹部中に配置さ
    れた集積半導体チップと、 スロットを介して、チップ上の接触パッドをキャリアの
    上面の導体に接続するリード線とを含む、 モジュール。
JP2079070A 1989-04-10 1990-03-29 チツプ・キヤリアと集積半導体チツプを有するモジユール Expired - Lifetime JPH0744239B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3911711A DE3911711A1 (de) 1989-04-10 1989-04-10 Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE3911711.1 1989-04-10

Publications (2)

Publication Number Publication Date
JPH02295159A JPH02295159A (ja) 1990-12-06
JPH0744239B2 true JPH0744239B2 (ja) 1995-05-15

Family

ID=6378339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2079070A Expired - Lifetime JPH0744239B2 (ja) 1989-04-10 1990-03-29 チツプ・キヤリアと集積半導体チツプを有するモジユール

Country Status (4)

Country Link
US (1) US4996587A (ja)
EP (1) EP0392242A3 (ja)
JP (1) JPH0744239B2 (ja)
DE (1) DE3911711A1 (ja)

Families Citing this family (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5155067A (en) 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5185826A (en) * 1992-02-07 1993-02-09 At&T Bell Laboratories Hybrid pumping arrangement for doped fiber amplifiers
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5491362A (en) * 1992-04-30 1996-02-13 Vlsi Technology, Inc. Package structure having accessible chip
US5280193A (en) * 1992-05-04 1994-01-18 Lin Paul T Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
US5446313A (en) * 1992-05-25 1995-08-29 Hitachi, Ltd. Thin type semiconductor device and module structure using the device
DE4225154A1 (de) * 1992-07-30 1994-02-03 Meyerhoff Dieter Chip-Modul
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
JPH0685161A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
JP3117828B2 (ja) * 1992-12-28 2000-12-18 ローム株式会社 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
FR2700417B1 (fr) * 1993-01-08 1995-02-10 Alcatel Espace Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication.
JP2643074B2 (ja) * 1993-03-17 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 電気的接続構造
USRE40061E1 (en) 1993-04-06 2008-02-12 Micron Technology, Inc. Multi-chip stacked devices
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
DE4335822A1 (de) * 1993-10-20 1995-04-27 Teltron Elektronik Gmbh Elektronikbaugruppe Mit IC
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
IT1272817B (it) * 1994-08-24 1997-06-30 Consorzio Eagle Procedimento per il montaggio di circuiti integrati su pannelli di circuiti stampati
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6884657B1 (en) 1995-08-16 2005-04-26 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5604377A (en) * 1995-10-10 1997-02-18 International Business Machines Corp. Semiconductor chip high density packaging
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5838060A (en) * 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
GB2312988A (en) * 1996-05-10 1997-11-12 Memory Corp Plc Connecting a semiconductor die to a carrier
US6667560B2 (en) * 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
JP3537447B2 (ja) 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
KR100248792B1 (ko) * 1996-12-18 2000-03-15 김영환 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
JP3960645B2 (ja) * 1996-12-27 2007-08-15 ローム株式会社 回路チップ搭載カードおよび回路チップモジュール
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP3499392B2 (ja) 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
EP0867939A3 (en) * 1997-03-26 1999-08-18 Matsushita Electronics Corporation Wiring substrate for semiconductor device with externally wired leads
SG67384A1 (en) * 1997-04-10 1999-09-21 Texas Instr Singapore Pte Ltd Integrated circuit package and flat plate molding process for integrated circuit package
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JPH1197619A (ja) * 1997-07-25 1999-04-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法と実装方法
JP3938617B2 (ja) * 1997-09-09 2007-06-27 富士通株式会社 半導体装置及び半導体システム
SG79950A1 (en) * 1997-10-22 2001-04-17 Texas Instr Singapore Pte Ltd Double sided single inline memory module
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6207474B1 (en) * 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
JP3939429B2 (ja) 1998-04-02 2007-07-04 沖電気工業株式会社 半導体装置
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
KR100344927B1 (ko) * 1999-09-27 2002-07-19 삼성전자 주식회사 적층 패키지 및 그의 제조 방법
CN1326146C (zh) * 1999-10-15 2007-07-11 沈明东 堆叠式存储器模组
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6320251B1 (en) 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
DE10023869C2 (de) * 2000-05-16 2002-09-26 Infineon Technologies Ag Anordnung einer Mehrzahl von Schaltungsmodulen
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
KR100369907B1 (ko) * 2001-02-12 2003-01-30 삼성전자 주식회사 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US6707684B1 (en) 2001-04-02 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for direct connection between two integrated circuits via a connector
US6627980B2 (en) * 2001-04-12 2003-09-30 Formfactor, Inc. Stacked semiconductor device assembly with microelectronic spring contacts
KR100376884B1 (ko) * 2001-04-24 2003-03-19 주식회사 하이닉스반도체 스택 패키지
US6828884B2 (en) * 2001-05-09 2004-12-07 Science Applications International Corporation Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
WO2003032370A2 (en) * 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US7190060B1 (en) * 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
SG127684A1 (en) * 2002-08-19 2006-12-29 Micron Technology Inc Packaged microelectronic component assemblies
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
US7247933B2 (en) * 2003-02-04 2007-07-24 Advanced Interconnect Technologies Limited Thin multiple semiconductor die package
US7315000B2 (en) * 2003-07-27 2008-01-01 Sandisk Il Ltd. Electronic module with dual connectivity
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US7612443B1 (en) * 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
WO2005038911A1 (en) * 2003-10-15 2005-04-28 Koninklijke Philips Electronics N.V. Device, system and electric element
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7989940B2 (en) * 2003-12-19 2011-08-02 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US7111080B2 (en) 2004-03-01 2006-09-19 Cisco Technology, Inc. Distributing an electronic signal in a stackable device
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
CN101595769B (zh) * 2005-02-16 2011-09-14 三米拉-惜爱公司 印刷电路板的嵌入式瞬时保护的选择性沉积
KR100630741B1 (ko) * 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
TW200729444A (en) * 2006-01-16 2007-08-01 Siliconware Precision Industries Co Ltd Semiconductor package structure and fabrication method thereof
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
KR20090032845A (ko) * 2007-09-28 2009-04-01 삼성전자주식회사 반도체 패키지 및 그의 제조방법
TW200931634A (en) * 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
CN102074537B (zh) * 2008-05-15 2013-02-13 南茂科技股份有限公司 芯片封装单元
CN102237324A (zh) * 2010-04-29 2011-11-09 国碁电子(中山)有限公司 集成电路封装结构及方法
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US10128219B2 (en) 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
FR3033082B1 (fr) * 2015-02-20 2018-03-09 3D Plus Procede de fabrication d'un module electronique 3d a broches externes d'interconnexion
CN105513976B (zh) * 2015-12-02 2018-04-17 上海凯虹电子有限公司 半导体封装方法、封装体及封装单元
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes
JP6961784B1 (ja) * 2020-12-28 2021-11-05 日立Astemo株式会社 パワー半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877064A (en) 1974-02-22 1975-04-08 Amp Inc Device for connecting leadless integrated circuit packages to a printed-circuit board
US4538210A (en) 1982-04-15 1985-08-27 Siemens Aktiengesellschaft Mounting and contacting assembly for plate-shaped electrical device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205747A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS60106153A (ja) * 1983-11-15 1985-06-11 Toshiba Corp 半導体装置およびその製造方法
JPS6159860A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体集積回路装置の製造方法
JPS62239554A (ja) * 1986-04-10 1987-10-20 Seiko Epson Corp Ｉｃカ−ドタイプのｅｐ−ｒｏｍ構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877064A (en) 1974-02-22 1975-04-08 Amp Inc Device for connecting leadless integrated circuit packages to a printed-circuit board
US4538210A (en) 1982-04-15 1985-08-27 Siemens Aktiengesellschaft Mounting and contacting assembly for plate-shaped electrical device

Also Published As

Publication number Publication date
DE3911711A1 (de) 1990-10-11
EP0392242A2 (en) 1990-10-17
US4996587A (en) 1991-02-26
JPH02295159A (ja) 1990-12-06
EP0392242A3 (en) 1991-12-11

Similar Documents

Publication Publication Date Title
JPH0744239B2 (ja) チツプ・キヤリアと集積半導体チツプを有するモジユール
US6568600B1 (en) Chip card equipped with a loop antenna, and associated micromodule
US6462408B1 (en) Contact member stacking system and method
KR100319608B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US5434745A (en) Stacked silicon die carrier assembly
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
EP1327265B1 (en) Electronic module having canopy-type carriers
US6552416B1 (en) Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US5781415A (en) Semiconductor package and mounting method
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
JP3483280B2 (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
US5311396A (en) Smart card chip-based electronic circuit
US9362244B2 (en) Wire tail connector for a semiconductor device
JPH01261849A (ja) 半導体装置の製造方法
JP3164391B2 (ja) 垂直リードオンチップパッケージ
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール
KR970007848B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR100246360B1 (ko) 마이크로 비지에이 패키지
JPH02229461A (ja) 半導体装置
KR100219473B1 (ko) 탭리드를 이용한 반도체 장치 및 그 실장방법
JPS63204635A (ja) メモリ−モジユ−ル
KR20020028038A (ko) 반도체 패키지의 적층 구조 및 그 적층 방법
JPH09321218A (ja) 半導体装置およびその製造方法
KR100300266B1 (ko) 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법