JPH0271546A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0271546A JPH0271546A JP63222888A JP22288888A JPH0271546A JP H0271546 A JPH0271546 A JP H0271546A JP 63222888 A JP63222888 A JP 63222888A JP 22288888 A JP22288888 A JP 22288888A JP H0271546 A JPH0271546 A JP H0271546A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- parts
- mesa
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は例えば高耐圧のチップ構造を有するトライブッ
ク等の半導体装置に関する。
ク等の半導体装置に関する。
〈従来の技術〉
第２図は、メサ形状のガラスパッシベーションを形成し
た従来のトライアックのチップの断面図と、このような
チップの製造方法の簡単な説明図である。
た従来のトライアックのチップの断面図と、このような
チップの製造方法の簡単な説明図である。
第２１ｍ（ａ）に示すように、シリコンのＮ型の半導体
基板１の上側表面と下側表面にＰ゛型不純物を拡散して
Ｐ゛型層２と３を形成し、これらＰ°型Ｎ２および３の
表面の一部にＮ゛型不純物を拡散してそれぞれＮ゛型層
４および５を形成する。
基板１の上側表面と下側表面にＰ゛型不純物を拡散して
Ｐ゛型層２と３を形成し、これらＰ°型Ｎ２および３の
表面の一部にＮ゛型不純物を拡散してそれぞれＮ゛型層
４および５を形成する。
次いで第２図（ｂ）に示すように、Ｐ゛型層２と３の表
面の一部にメサエッチング技術によってメサ溝６を形成
し、このメサ溝６内に電気泳動法等によってガラスパッ
シベーション７．８を形成する。
面の一部にメサエッチング技術によってメサ溝６を形成
し、このメサ溝６内に電気泳動法等によってガラスパッ
シベーション７．８を形成する。
最後に、第２図（Ｃ）に示すように、主電極Ｔ、、Ｔ２
とゲート電極Ｇを形成し、ダイシング法によって各チッ
プに分離、分割する。
とゲート電極Ｇを形成し、ダイシング法によって各チッ
プに分離、分割する。
〈発明が解決しようとする課題〉
しかしながら、第２図（Ｃ）に示す構造の半導体装置は
、シリコン基板の上下両面側にメサ溝があるため、シリ
コン基板が割れ易（、またダイシング時にガラスパッシ
ベーションの部分を切断するため、ガラスパッシベーシ
ョンにクラックや欠けが生じ、シリコン基板の歩留り低
下や品質劣化を起こすことがあった。
、シリコン基板の上下両面側にメサ溝があるため、シリ
コン基板が割れ易（、またダイシング時にガラスパッシ
ベーションの部分を切断するため、ガラスパッシベーシ
ョンにクラックや欠けが生じ、シリコン基板の歩留り低
下や品質劣化を起こすことがあった。
本発明は以上のことに鑑みてなされたもので、基板が割
れにくく、またダイシング時にガラスパッシベーション
にクラックや欠けが生じない高品質の半導体装置を提供
することを目的としている。
れにくく、またダイシング時にガラスパッシベーション
にクラックや欠けが生じない高品質の半導体装置を提供
することを目的としている。
〈課題を解決するための手段〉
以上の課題を解決するために本発明の半導体装置は、第
１導電型の半導体基板の両面の一部から第２導電型の不
純物を拡散して前記両面間に連続的に形成した分離拡散
部と、前記半導体基板の片面側に前記分離拡散部の両側
に接触するように形成したメサ溝とを具備し、且つ前記
メサ溝にガラスパッシベーションを施すとともに、前記
メサ溝間で切断している。
１導電型の半導体基板の両面の一部から第２導電型の不
純物を拡散して前記両面間に連続的に形成した分離拡散
部と、前記半導体基板の片面側に前記分離拡散部の両側
に接触するように形成したメサ溝とを具備し、且つ前記
メサ溝にガラスパッシベーションを施すとともに、前記
メサ溝間で切断している。
〈作用〉
ダイシング時、ガラスパッシベーションにクラックや欠
けが生じない。
けが生じない。
〈実施例〉
以下、本発明の一実施例を第１図を参照して説明する。
本実施例では第１導電型の半導体とじてＮ型半導体を、
第２導電型の半導体としてＰ型半導体を用いた場合につ
いて説明する。なお、第２図と同等のものには同一の記
号を付しである。
第２導電型の半導体としてＰ型半導体を用いた場合につ
いて説明する。なお、第２図と同等のものには同一の記
号を付しである。
第１図（ａ）に示すように、シリコンのＮ型（第１導電
型）の半導体基板１の両面の一部から、即ち半導体基板
１の一面（第１図で下面） ｌａの一部およびこの一部
に対向した位置にある他面（第１図で上面） ｌｂの一
部からそれぞれＰ゛型（第２導電型）の不純物を拡散し
てＰ＋層９１および９２を形成する。そして、半導体基
板ｌの一面１ａでのＰ゛層９１の面積が、他面１ｂでの
Ｐ゛層９２の面積より大きくなるようにＰ゛層９１と９
２とは形成されている。
型）の半導体基板１の両面の一部から、即ち半導体基板
１の一面（第１図で下面） ｌａの一部およびこの一部
に対向した位置にある他面（第１図で上面） ｌｂの一
部からそれぞれＰ゛型（第２導電型）の不純物を拡散し
てＰ＋層９１および９２を形成する。そして、半導体基
板ｌの一面１ａでのＰ゛層９１の面積が、他面１ｂでの
Ｐ゛層９２の面積より大きくなるようにＰ゛層９１と９
２とは形成されている。
また、Ｐ″層９１と９２とで分離拡散部９が形成されて
おり、Ｐ″層９１と９２とは半導体基板１の一面１ａと
他面１ｂとの中間で接触しているように、即ち、分離拡
散部９は半導体基板１の両面間に連続的に形成されてい
る。
おり、Ｐ″層９１と９２とは半導体基板１の一面１ａと
他面１ｂとの中間で接触しているように、即ち、分離拡
散部９は半導体基板１の両面間に連続的に形成されてい
る。
次に第１図（ｂ）に示すように、この半導体基板１の両
側全表面にＰ゛型（第２導電型）の不純物を拡散してＰ
゛型層２と３とを形成し、これらＰ゛型層２および３の
表面の一部にＮ°型（第１導電型）の不純物を拡散して
、それぞれＮ°型層４および５を形成する。
側全表面にＰ゛型（第２導電型）の不純物を拡散してＰ
゛型層２と３とを形成し、これらＰ゛型層２および３の
表面の一部にＮ°型（第１導電型）の不純物を拡散して
、それぞれＮ°型層４および５を形成する。
このように形成した半導体基板１の片面側に、即ちＰ′
層９２が形成されている側である他面ｌｂ側に、メサエ
ッチング技術によって、第２図（Ｃ）に示すようなメサ
溝６゛を形成する。このメサ溝６°は、Ｐ゛層９２の両
側に接触しているとともに、Ｐ＋層９１と９２とが接す
る部分およびこの接する部分の近辺のＰ″ｒｆＡ９１に
も接触しているように形成する。
層９２が形成されている側である他面ｌｂ側に、メサエ
ッチング技術によって、第２図（Ｃ）に示すようなメサ
溝６゛を形成する。このメサ溝６°は、Ｐ゛層９２の両
側に接触しているとともに、Ｐ＋層９１と９２とが接す
る部分およびこの接する部分の近辺のＰ″ｒｆＡ９１に
も接触しているように形成する。
次いで、このメサ溝６゛の表面に電気泳動法等によって
ガラスパッシベーション７゛ヲ形成スル。
ガラスパッシベーション７゛ヲ形成スル。
この後、第１図（ｄ）に示すように、主電極Ｔ、、Ｔｔ
とゲート電極Ｇを形成し、ガラスパッシベーション７”
を施したメサ溝６′間をダイシング法によって切断して
、チップ状に分割された本実施例の半導体装置が完成す
る。
とゲート電極Ｇを形成し、ガラスパッシベーション７”
を施したメサ溝６′間をダイシング法によって切断して
、チップ状に分割された本実施例の半導体装置が完成す
る。
本実施例ではトライアック用チ・ノブを例として説明し
たが、これにこだわるものではなく、サイリスク用チッ
プ等にも本発明は適用できる。
たが、これにこだわるものではなく、サイリスク用チッ
プ等にも本発明は適用できる。
また、本実施例では第１導電型および第２導電型の半導
体としてそれぞれＮ型およびＰ型の半導体を例にとって
説明したが、第１導電型および第２導電型の半導体とし
てそれぞれＰ型およびＮ型の半導体を用いても本発明は
同等の効果を発揮することができる。
体としてそれぞれＮ型およびＰ型の半導体を例にとって
説明したが、第１導電型および第２導電型の半導体とし
てそれぞれＰ型およびＮ型の半導体を用いても本発明は
同等の効果を発揮することができる。
〈発明の効果〉
以上説明したように本発明の半導体装置は、第１導電型
の半導体基板の両面の一部から第２導電型の不純物を拡
散して前記両面間に連続的に形成した分離拡散部と、半
導体基板の片面側に分離拡散部の両側に接触するように
形成したメサ溝とを具備し、且つメサ溝にガラスパッジ
ベージコンを施すとともに、メサ溝間で切断したもので
ある。
の半導体基板の両面の一部から第２導電型の不純物を拡
散して前記両面間に連続的に形成した分離拡散部と、半
導体基板の片面側に分離拡散部の両側に接触するように
形成したメサ溝とを具備し、且つメサ溝にガラスパッジ
ベージコンを施すとともに、メサ溝間で切断したもので
ある。
従って、半導体基板の片面側のみにメサ溝を形成し、他
面側にはメサ溝を形成していないので、基板の強度が太
き（、割れに（い。また、ガラスパッシベーションを施
していない部分をダイシングするので、従来のようにガ
ラスパッシベーションにクラックや欠けが生じることが
なく、高品質の半導体装置を提供することができる。
面側にはメサ溝を形成していないので、基板の強度が太
き（、割れに（い。また、ガラスパッシベーションを施
していない部分をダイシングするので、従来のようにガ
ラスパッシベーションにクラックや欠けが生じることが
なく、高品質の半導体装置を提供することができる。
第１図は本発明の一実施例の断面図であって、第１図（
ａ）は分離拡散部を形成した状態を、第１図（ｂ）は半
導体基板の表面にＰ゛型層Ｎ゛型層形成した状態を、第
１図（Ｃ）はメサ溝を形成しメサ溝内にガラスパッシベ
ーションを施した状態を、第１図（ｄ）はグイシングし
た状態をそれぞれ示す。 第２図は従来の半導体装置の断面図であって、第２図（
ａ）は半導体基板にＰ゛型層Ｎ゛型層形成した状態を、
第２図（ｂ）はメサ溝を上側表面と下側表面とに形成し
この溝内にガラスパッシベーションを施した状態を、第
２図（Ｃ）はグイシングした状態をそれぞれ示す。 １ ・・・半導体基板、１ａ・・・−面、１ｂ・・・他
面、６．６゛・・・メサ溝、７．７°・・・ガラスパッ
シベーション、９ ・・・分離拡散部。
ａ）は分離拡散部を形成した状態を、第１図（ｂ）は半
導体基板の表面にＰ゛型層Ｎ゛型層形成した状態を、第
１図（Ｃ）はメサ溝を形成しメサ溝内にガラスパッシベ
ーションを施した状態を、第１図（ｄ）はグイシングし
た状態をそれぞれ示す。 第２図は従来の半導体装置の断面図であって、第２図（
ａ）は半導体基板にＰ゛型層Ｎ゛型層形成した状態を、
第２図（ｂ）はメサ溝を上側表面と下側表面とに形成し
この溝内にガラスパッシベーションを施した状態を、第
２図（Ｃ）はグイシングした状態をそれぞれ示す。 １ ・・・半導体基板、１ａ・・・−面、１ｂ・・・他
面、６．６゛・・・メサ溝、７．７°・・・ガラスパッ
シベーション、９ ・・・分離拡散部。
Claims (1)
- （１）第１導電型の半導体基板の両面の一部から第２導
電型の不純物を拡散して前記両面間に連続的に形成した
分離拡散部と、前記半導体基板の片面側に前記分離拡散
部の両側に接触するように形成したメサ溝とを具備し、
且つ前記メサ溝にガラスパッシベーションを施すととも
に、前記メサ溝間で切断したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222888A JPH0271546A (ja) | 1988-09-06 | 1988-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222888A JPH0271546A (ja) | 1988-09-06 | 1988-09-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0271546A true JPH0271546A (ja) | 1990-03-12 |
Family
ID=16789445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222888A Pending JPH0271546A (ja) | 1988-09-06 | 1988-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0271546A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705425A (en) * | 1992-05-28 | 1998-01-06 | Fujitsu Limited | Process for manufacturing semiconductor devices separated by an air-bridge |
| US6579782B2 (en) * | 1999-12-24 | 2003-06-17 | Stmicroelectronics S.A. | Vertical power component manufacturing method |
| US8108998B2 (en) * | 2004-11-26 | 2012-02-07 | Canon Kabushiki Kaisha | Laser cutting method |
-
1988
- 1988-09-06 JP JP63222888A patent/JPH0271546A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705425A (en) * | 1992-05-28 | 1998-01-06 | Fujitsu Limited | Process for manufacturing semiconductor devices separated by an air-bridge |
| US6579782B2 (en) * | 1999-12-24 | 2003-06-17 | Stmicroelectronics S.A. | Vertical power component manufacturing method |
| US8108998B2 (en) * | 2004-11-26 | 2012-02-07 | Canon Kabushiki Kaisha | Laser cutting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| US4904609A (en) | Method of making symmetrical blocking high voltage breakdown semiconductor device | |
| JPH02168646A (ja) | 半導体装置およびその製造方法 | |
| JPS584814B2 (ja) | 半導体装置 | |
| JPH05175537A (ja) | フォトダイオードアレイおよびその製造法 | |
| US5654226A (en) | Wafer bonding for power devices | |
| US4999684A (en) | Symmetrical blocking high voltage breakdown semiconducotr device | |
| KR890011026A (ko) | 반도체 소자 제조방법 | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| JPH0271546A (ja) | 半導体装置 | |
| JPH05335558A (ja) | 双方向２端子サイリスタ | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63166273A (ja) | 縦形半導体装置 | |
| JPH05259274A (ja) | 半導体装置及びその製造方法 | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| US3934331A (en) | Method of manufacturing semiconductor devices | |
| JPS61292947A (ja) | 半導体装置 | |
| JPH01315171A (ja) | 半導体装置 | |
| JPS6394667A (ja) | 半導体集積回路 | |
| JPH02184026A (ja) | 半導体装置の形成方法 | |
| JPH02114669A (ja) | メサ型トライアック | |
| JP2511023B2 (ja) | 双方向性サイリスタ | |
| JPH01102969A (ja) | 化合物半導体素子 | |
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JPH0560667B2 (ja) |