JPS584814B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS584814B2
JPS584814B2 JP51049008A JP4900876A JPS584814B2 JP S584814 B2 JPS584814 B2 JP S584814B2 JP 51049008 A JP51049008 A JP 51049008A JP 4900876 A JP4900876 A JP 4900876A JP S584814 B2 JPS584814 B2 JP S584814B2
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
separation groove
pellet
pellets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51049008A
Other languages
English (en)
Other versions
JPS52131463A (en
Inventor
蒲生浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP51049008A priority Critical patent/JPS584814B2/ja
Priority to SE7704781A priority patent/SE424786B/xx
Priority to DE2718773A priority patent/DE2718773C2/de
Publication of JPS52131463A publication Critical patent/JPS52131463A/ja
Priority to US05/946,828 priority patent/US4259682A/en
Publication of JPS584814B2 publication Critical patent/JPS584814B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing

Landscapes

  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 本発明は半導体ペレットを歩留りをよくするようにした
半導体装置に関するものである。
最近数Ａ〜十数Ａの電力用半導体素子として第１図に示
めす構造のメサ形ガラスバシベーション形構造が広く用
いられている。
第１図において、１は半導体ペレット、２はｎ形シリコ
ン半導体母材半導体ウエハ、３及び４は半導体母材２に
拡散によって形成されたｐ層、５はｐ層４に隣接して形
成されたｎ層、６はメサ溝の半分でｐｎ接合の露出面、
７は接合面の保護材として使われるガラス層、８は各電
極に設けられたメタライズ層である。
この構造は、第２図にしめすようにイウエハー状態でｐ
ｎ接合のパシペーションからメタライズまでの主要工程
を行れるため作業性がよくコストダウンが可能であり、
ロガラス等の絶縁材料を高温で焼付けるため、表面状態
が極めて安定であり又電気特性に優れており、ハしたが
ってプラスチックモールドが可能という特長をもってい
る。
しかしながら一方では、ウエハーに溝を切り、かつシリ
コン半導体材料とは熱ぼう張系数の異なるガラス等の材
料を用いるため、残留歪によってウエハが著しくわれや
すいという欠点を有する。
そのためにシリコンウエハの直経を大きくすることに限
度があり、これがより以上の製造コストの低下をさまた
げていた。
またどうしてウエハ径を大きくしたい場合にはウエハー
厚みを厚くする必要があるがこれは素子の電気特性とく
に電圧降下を増大させるためのぞましくないとされてい
る。
また電気特性を劣化せしめることなく割れに対する強度
を向上して半導体ペレットの歩留りを向上しようとした
装置として、従来、特開昭５０−３５７６号公報に示さ
れているように、半導体の両面に分離溝を形成する際に
、両分離溝を上下で相互にずらすことによって、半導体
ウエハの分離溝部分の厚さがあまり薄くならないように
したものがあった。
しかしこの従来装置では、やはり分離溝部分の厚さは他
の部分より薄くならざるを得ないため、半導体ウエハの
強度はそれほど向上せず、従って半導体ペレットの歩留
りもあまり向上できないものであった。
本発明はこのような欠点を解消するためなされたもので
、電気特性を劣化させることなく、歩留りを向上させ製
造コストを低減するようにした半導体装置を提供するも
のである。
以下、この発明について、第３図に示すこの発明の一実
施例の説明図を用いて詳細に説明する。
第３図において、第１図のものと同一符号は同様のもの
である。
９はウエハの一方の面側に半導体ペレットの主要部分１
０をとりかこむよう閉じて設けられた分離溝で、メサ溝
をなすｐｎ接合の露出面６にガラス層７が設けられてい
る。
この分離溝９は各半導体ペレット毎に、各半導体ペレッ
トの主要部分１０をとりかこむように分離独立して設け
られている。
１２は各独立した分離溝９の間に設けられた連結部で、
該連結部１２は半導体ペレットの主要部分１０の平面の
高さより高くなっている。
ウエハの周辺部は溝を設けることなく連結部１２で構成
されている。
従って、第２図に示す従来のウエハに比較して、実質的
なウエハの厚みは厚くなシ、あたかも窓わくにささえら
れたガラスのように強固なものとなる。
第３図に示す実施例は複数のサイリスタを構成するウエ
ハであり、メタライズを完了し、各ペレットにグイシン
グする直前の構造を示している。
ダイシングは第３図に一点鎖線でしめず連結部１２の部
分で行う。
この例では、ペレツト３．５ｍｍ口下部の溝巾は約０．
８ｍｍ、深さ６５μ、上部の溝巾は約０．２ｍｍ、連結
部巾は０．４ｍｍであった。
またウエハの厚みが２２０μである場合、従来の方法で
はわれの観点から４０ｍｍのウエハ経が限度であったも
のがこの構造では、連結部１２のウエハの厚み（高さ）
を半導体ペレットの主要部分１０の厚み（高さ）より厚
〈（高く）することを特徴とし、連結部１２の高さを約
６０μ高くすることにより６５ｍｍφのウエハがわれる
ことなく使用出来ることが判明した。
第４図に第３図に示す実施例の製造方法をしめす。
まずａ図に示すシリコンウエハ２は比抵抗１５〜２５、
厚み２８０μ、直経６５ｍｍである。
これに下面全面と上面のうち３．５ｍｍ間隔でＸＹ方向
に巾０．５ｍｍの、連結部１２を構成する部分とウエハ
周辺部分をワックスでマスクし、エッチングにより約６
０μをエツチオフしたものを第４図ｂに示す。
この後既知の方法で第４図Ｃに示すようにｐｎｐｎ接合
を形成し、第４図ｄに示す分離溝９を形成するため、そ
の部分にガラスを付着させ焼成し、メタライズを行ない
第４図ｅに一点鎖線でしめず位置でダイシングすること
により分離したチップを得た。
以上の説明ではサイリスタへの実施例をのべたが特にサ
イリスタに限定されない、又ガラスをバシペーション材
料として用いた場合をあげたが、ｓｉｏ２でも膜等でも
適用出来ることは明らかである。
以上のように、この発明によれば、１つ以上のｐｎ接合
を含む半導体ペレットと、これの主要部分を囲んで形成
され上記ｐｎ接合を分離する分離溝と、これを囲み上記
主要部分より高く形成され上記各半導体ペレットを切断
分離する箇所である連結部とを設けたので、きわめてわ
れに対して強固な半導体装置を得ることができ、半導体
ペレットの歩留りを向上させることができる。
【図面の簡単な説明】
第１図は従来の構造を有するガラスパシペーションサイ
リスタのべレソトの断面図、第２図は第１図のペレット
に分割する前のウエハ工程完了后のウエハ断面図、第３
図は本発明の一実施例を説明するだめのウエハ断面図、
第４図は第３図に示す実施例の製造方法を示す工程図で
ある。 図において、９は分離溝、１０は半導体ペレットの主要
部分、１２は半導体材料部である。 なお図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. １ １つ以上のｐｎ接合を含む複数の半導体ペレットと
    、該各半導体ペレットの主要部分を囲んで形成され上記
    ｐｎ接合を分離する分離滞と、該分離溝を囲み上記半導
    体ペレットの主要部分の高さより高く形成され上記各半
    導体ペレットを切断分離する箇所である連結部とを備え
    たことを特徴とする半導体装置。
JP51049008A 1976-04-27 1976-04-27 半導体装置 Expired JPS584814B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP51049008A JPS584814B2 (ja) 1976-04-27 1976-04-27 半導体装置
SE7704781A SE424786B (sv) 1976-04-27 1977-04-26 Halvledaranordning i form av en skivformad halvledartablett
DE2718773A DE2718773C2 (de) 1976-04-27 1977-04-27 Halbleitervorrichtung
US05/946,828 US4259682A (en) 1976-04-27 1978-09-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51049008A JPS584814B2 (ja) 1976-04-27 1976-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JPS52131463A JPS52131463A (en) 1977-11-04
JPS584814B2 true JPS584814B2 (ja) 1983-01-27

Family

ID=12819123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51049008A Expired JPS584814B2 (ja) 1976-04-27 1976-04-27 半導体装置

Country Status (4)

Country Link
US (1) US4259682A (ja)
JP (1) JPS584814B2 (ja)
DE (1) DE2718773C2 (ja)
SE (1) SE424786B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
JPS56132763U (ja) * 1980-03-06 1981-10-08
JPS5752125A (en) * 1980-09-16 1982-03-27 Nec Corp Mesa structure semiconductor device
DE3137675A1 (de) * 1981-09-22 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Thyristor mit einem mehrschichten-halbleiterkoerper und verfahren zu seiner herstellung
DE3151141A1 (de) * 1981-12-23 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit hoher stossstrombelastbarkeit
DE3435306A1 (de) * 1984-09-26 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5017512A (en) * 1989-07-27 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
US5451550A (en) * 1991-02-20 1995-09-19 Texas Instruments Incorporated Method of laser CVD seal a die edge
US5610434A (en) * 1995-11-07 1997-03-11 General Instrument Corporation Of Delaware Mesa semiconductor structure
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP3507274B2 (ja) * 1997-03-31 2004-03-15 三洋電機株式会社 マザーガラス基板およびその製造方法
US6235612B1 (en) * 1998-06-10 2001-05-22 Texas Instruments Incorporated Edge bond pads on integrated circuits
JP2001102486A (ja) * 1999-07-28 2001-04-13 Seiko Epson Corp 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
US6312805B1 (en) 2000-02-11 2001-11-06 E.I. Du Pont De Nemours And Company Cationic dyeability modifier for use with polyester and polyamide
DE10062014B4 (de) * 2000-12-13 2006-03-09 Infineon Technologies Ag Verfahren zum Dünnen und Separieren selektierter Bereiche dünner Scheiben
DE10129346B4 (de) * 2001-06-19 2006-08-31 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelementes
DE10224164B4 (de) * 2002-05-31 2007-05-10 Advanced Micro Devices, Inc., Sunnyvale Eine zweidimensionale Struktur zum Bestimmen einer Überlagerungsgenauigkeit mittels Streuungsmessung
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
CN105453250A (zh) * 2013-08-08 2016-03-30 夏普株式会社 半导体元件衬底及其制造方法
WO2016093039A1 (ja) * 2014-12-09 2016-06-16 コニカミノルタ株式会社 検出チップおよび検出方法
CN108072640B (zh) * 2016-11-14 2020-01-07 清华大学 一种单分子检测装置以及单分子检测方法
CN107561052B (zh) * 2016-07-01 2020-04-28 清华大学 一种用于单分子检测的分子载体的制备方法
CN107561053B (zh) * 2016-07-01 2020-04-28 清华大学 一种单分子检测方法
CN107561051B (zh) * 2016-07-01 2025-03-25 清华大学 一种用于单分子检测的分子载体
CN109470676A (zh) * 2017-09-08 2019-03-15 清华大学 用于分子检测的分子载体
CN115148589B (zh) * 2021-03-29 2025-08-29 力特半导体（无锡）有限公司 半导体台面器件形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628107A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with peripheral protective junction
US3806771A (en) * 1969-05-05 1974-04-23 Gen Electric Smoothly beveled semiconductor device with thick glass passivant
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
US3735483A (en) * 1970-03-20 1973-05-29 Gen Electric Semiconductor passivating process
US3801390A (en) * 1970-12-28 1974-04-02 Bell Telephone Labor Inc Preparation of high resolution shadow masks
US3821782A (en) * 1971-01-14 1974-06-28 J Hutson High voltage semiconductor device with plural grooves
DE2224159C3 (de) * 1972-05-18 1980-02-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Mikrowellendiode
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
JPS5317391B2 (ja) * 1973-05-14 1978-06-08
FR2253277B1 (ja) * 1973-11-30 1977-08-12 Silec Semi Conducteurs
JPS5718348B2 (ja) * 1974-06-07 1982-04-16
US3997964A (en) * 1974-09-30 1976-12-21 General Electric Company Premature breakage resistant semiconductor wafer and method for the manufacture thereof
US4063272A (en) * 1975-11-26 1977-12-13 General Electric Company Semiconductor device and method of manufacture thereof

Also Published As

Publication number Publication date
DE2718773C2 (de) 1984-05-10
US4259682A (en) 1981-03-31
SE424786B (sv) 1982-08-09
SE7704781L (sv) 1977-10-28
JPS52131463A (en) 1977-11-04
DE2718773A1 (de) 1977-11-17

Similar Documents

Publication Publication Date Title
JPS584814B2 (ja) 半導体装置
EP0341075B1 (en) Symmetrical blocking high voltage breakdown semiconductor device and method of fabrication
US3608186A (en) Semiconductor device manufacture with junction passivation
JPS5840345B2 (ja) サイリスタ
US3772577A (en) Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
JPH05175537A (ja) フォトダイオードアレイおよびその製造法
US4999684A (en) Symmetrical blocking high voltage breakdown semiconducotr device
US4104786A (en) Method of manufacture of a semiconductor device
US4524376A (en) Corrugated semiconductor device
JPH0691244B2 (ja) ゲートターンオフサイリスタの製造方法
US4040084A (en) Semiconductor device having high blocking voltage with peripheral circular groove
US4199860A (en) Method of integrating semiconductor components
JP2528592B2 (ja) バイポ―ラ・トランジスタの製造方法
JP3357804B2 (ja) 半導体装置とその製造方法
JPS584815B2 (ja) 半導体装置の製造方法
US4963971A (en) Symmetrical power semiconductor device and method of fabrication
US3363151A (en) Means for forming planar junctions and devices
JPS61253830A (ja) 半導体装置の製造方法
JPH08124879A (ja) メサ型半導体装置の製造方法
JPS5851413B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPH0786567A (ja) 半導体装置
JPH01315171A (ja) 半導体装置
JPS61288467A (ja) 半導体装置及びその製造方法
JPS6084878A (ja) 負性抵抗特性をもつ半導体装置およびその製造方法
JPS6145860B2 (ja)