JPH027171A - 論理回路合成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置によるＣＡＤ分野に利用される。

本発明は、ＣＡＤによりレジスタおよびトランスファレ
ベルの機能記述言語から、論理回路を合成する論理回路
合成方式に関し、特に、ルールベースに格納された合成
ルールに従って回路を合成する論理回路合成方式に関す
る。

〔概要〕

本発明は、レジスタレベルの機能記述言語吾を入力とし
て合成ルールに従い論理回路を合成しそのネットリスト
を出力する論理回路合成方式において、 人力された機能記述言語をマクロ展開ルールベースに従
い論理式に近いレベルに展開し、この展開された機能記
述言語をテクノロジー独立中間コードに変換し、さらに
このテクノロジー独立中間コードを、前記機能記述言語
で表わされた合成ルールに基づいて生成された変換ルー
ルベースに従ってテクノロジー依存中間コードに変換し
前記ネットリストを出力するようにすることにより、変
換ルールベースの追加を容易にするとともに処理の簡単
化を図ったものである。

〔従来の技術〕

従来、この種の論理回路合成方式では、合成方法を容易
に変更できるようにするために、合成方法をルールで表
現し、外付けのルールベースに格納していた。それは、
合成方法を変更する際に、合成プログラムを変更する必
要はなくルールベースを変更すればよいということであ
る。また、テクノロジーごとにルールベースを作成して
おくことにより、合成プログラム自体はテクノロジーに
独立なものとしておくことができた。

〔発明が解決しようとする問題点〕

前述した従来の論理回路合成方式においては、合成ルー
ルを記述するときに人力となる機能記述言語と異なる言
語を使用しなければならない欠点があった。

また、ルールの適用順等のメタルールを書けない場合に
は、ルールを追加するときにルールベース中での追加位
置を考慮しなければならず、ルールベースの修正が煩雑
になるという欠点があった。

さらに、従来の論理回路合成方式では、高レベルの機能
記述から詳細回路を合成する際に、回路の構成方式等の
特定のテクノロジーから切り離して考えるべき合成ルー
ルも、テクノロジーごとのルールベースに格納しておか
なければならない欠点があった。

本発明の目的は、前記の欠点を除去することにより、合
成ルールを回路の仕様記述と同一の記述言語を利用して
記述することができ、ルールベースの修正ならびに論理
回路の合成を簡単に行うことができる論理回路合成方式
を提供することにある。

〔問題点を解決するための手段〕

本発明は、マクロ展開ルールベースが格納された展開ル
ールベース部を備えた論理回路合成方式において、人力
されるレジスタレベルの機能記述言語吾を前記マクロ展
開ルールベースに従って論理式に近いレベルの形式に展
開するマクロ展開部と、このマクロ展開された機能記述
言語をテクノロジー独立中間コードに変換する中間コー
ド生成部と、前記テクノロジー独立中間コードをテクノ
ロジー依存中間コードに変換する変換ルールベースが格
納された変換ルールベース部と、前記テクノロジー独立
中間コードを前記変換ルールベースに従い前記テクノロ
ジー依存中間コードに変換しネットリストを出力する回
路合成部と、入力される前記機能記述言語で表わされた
合成ルールに従い前記変換ルールベースを生成する処理
を行うルールコンパイラが格納されたコンパイラ部とを
備えたことを特徴とする。

〔作用〕

入力されたレジスタレベルの機能記述言語は、マ／）四
層開部においてマクロ展開ルールベースに従って論理式
に近いレベルの形式に展開され、これにより中間コード
生成部はテクノロジー独立中間コードを生成する。そし
てこのテクノロジー独立中間コードは、回路合成部にお
いて変換ルールベースに従ってテクノロジー依存中間コ
ードに変換され、ネットリストとして出力される。一方
、前記変換ルールベースは、前記記述言語で表わされた
合成ルールの人力によりルールコンパイラによる所定の
処理で生成される。

従って、回路の仕様記述と合成ルールに同一の機能記述
言語を用いることができ、合成ルールの追加を簡単にし
、さらにマクロ展開ルールベースによりレジスタレベル
の機能記述を条件に合せてより詳細化することが可能と
なる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の要部を示すブロック構成図
である。

本実施例は、マクロ展開ルールベース１３ａが格納され
た展開ルールベース部１３を備えた論理回路合成方式に
おいて、人力されるレジスタレベルの機能記述言語１１
ａをマクロ展開ルールベース１３ａに従って論理式に近
いレベルの形式に展開するマクロ展開部１２と、このマ
クロ展開された機能記述言語をテクノロジー独立中間コ
ードに変換する中間コード生成部１４と、前記テクノロ
ジー独立中間コードをテクノロジー依存中間コードに変
換する変換ルールベース１９ａが格納された変換ルール
ベース部１９と、前記テクノロジー独立中間コードを前
記変換ルールベース１９ａに従い前記テクノロジー依存
中間コードに変換しネットリスト２０ａを出力する回路
合成部１６と、入力される前記機能記述言語で表わされ
た合成ルール１７ａに従い変換ルールベース１９ａヲ生
成スル処理ヲ行うルールコンパイラ１８ａが格納された
コンパイラ部１８とを備えている。

なお、第１図において、１１は入力される機能記述言語
１１ａが格納された言語部、１５は生成された中間コー
ド１５ａを格納する中間コード部、１７は人力される合
成ルール１７ａが格納されたルール部および２０は出力
されたネットリスト２０ａが格納されたネットリスト部
である。

本発明の特徴は、第１図において、マクロ展開部１２、
中間コード生成部１４、回路合成部１６、ルールコンパ
イラ１８ａが格納されたコンパイラ部１８、および変換
ルールベース１９ａが格納された変換ルールベース部１
９を設けたことにある。

次に、本実施例のより詳細な構成ならびに動作について
、第２図および第３図に示す流れ図を参照して説明する
。ここで、第２図はネットリスト作成処理を示し、第３
図は変換ルールベースの追加処理を示す。

回路の機能記述言語１１ａは、合成したい回路の仕様を
レジスタレベルの機能記述言語を用いて記述したもので
あり、言語部１１としてのコンピュータの二次記憶装置
にファイルとして格納される。

機能記述にマクロ記述がある場合、マクロ展開部１２は
、展開ルールベース１３ａに格納された展開ルールを選
択し、マクロ展開を行い、論理式に近いレベルの機能記
述言語を出力する（ステップＳ１）。この展開ルールは
、回路の構成方式のような特定のテクノロジーから切り
離して考えることができる設計ルールを記述したもので
ある。展開ルールの選択に際して競合を生じた場合には
、回路の性能やゲート数の制約等のパラメータを考慮し
て最も適切な回路構成をもつ展開ルールが適用される。

中間コード生成部１４は、マクロ展開部１２が出力した
論理式に近いレベルの機能記述言語を回路合成部１６が
処理しやすい形式の中間コード１５ａに変換する。中間
コード１５ａは、テクノロジーに独立な回路のネットリ
ストを表現したものであり、中間コード部１５としての
コンピュータの主記憶装置または二次記憶装置に格納さ
れる（ステップ３２）。

回路合成部１６は、テクノロジー独立中間コードをテク
ノロジー依存中間コードからなるネットリスト２０ａに
変換し、ネットリスト部２０としてのコンピュータの主
記憶装置または二次記憶装置に格納される（ステップＳ
３）。この変換は中間コード中のゲーと、機能ブロック
またはそれらの組合せである回路パターンを対象テクノ
ロジーのゲーと、機能ブロックまたは回路パターンに置
き換えることによって行われる。

変換ルールベース１９ａには、変換ルールが、中間コー
ドのパターンと、対象テクノロジーの回路パターンとの
対として格納さている。回路合成部１６は、中間コード
１５ａの一部に適合する中間コードのパターンをもつル
ールを変換ルールベース１９ａから探して、対象テクノ
ロジーの回路パターンに順次置き換える。

ルールコンパイラ１８ａは、変換ルールベース１９ａに
ルールを追加するときに利用される。最初に機能記述言
語とそれに対応する回路パターンの対ならびにその機能
を示すキーワードにより記述した合成ルール１７ａを、
中間コードパターンと回路パターンの対に変換する（ス
テップ５１１）。機能記述言語から中間コードきの変換
は中間コード生成部１４と共通の処理で行うことができ
る。

次に、回路パターンのコストの算出を行う。ここでいう
コストとは、ゲート数、ブロック数、接続線数、面積お
よび遅延時間等のことである。変換ルールベース１９ａ
の中の各ルールｌ！、同＋−ワードをもつルール群にま
とめられ、各群の中でコスト順にソートされている。キ
ーワードはそのルールにより合成される回路の機能を示
すもので、ＡＮＤ、ＯＲ，ＮＯＴといったゲート機能、
加算器または選択器といった組合せ回路機能を示すもの
テする。ルールコンパイラ１８ａは、コスト算出を行っ
た後、追加すべきルールのキーワードをもつルール群を
探し、その中でコスト順にソートされるように追加位置
を決めた後、ルールの追加を行う　（ステップ５１３）
。

〔発明の効果〕

以上説明したように、本発明は、合成したい回路の仕様
記述と合成ルールの記述に同一の機能記述言語を利用で
きること、また変換ルールベースへの組込みが自動的に
できることにより、ルールの追加が簡単にできる効果が
ある。

サラに、マクロ展開ルールベースにより、レジスタレベ
ルの機能記述言梧を合成回路の性能ならびにゲート数制
約を考慮して詳細化できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示すブロック構成図
。 第２図はそのネッ）　ＩＪスト作成処理を示す流れ図。 第３図はその変換ルールベース追加処理を示す流れ図。 １１・・・言語部、１１ａ・・・機能記述言梧、１２・
・・マクロ１１Ｎａ、１３・・・展開ルールベース部、
１３ａ・・・マクロ展開ルールベース、１４・・・中間
コード生成部、１５・・・中間コード部、１５ａ・・・
中間コード、１６川回路合成１．１７・・・ルールＬ　
１７ａ・・・合成ルーノベ１８・・・コンパイラ部、１
８ａ・・・ルールコンパイラ、１９・・・変換ルールベ
ースＬ　１９ａ・・・変換ルールベース、２０・・・ネ
ットリスト部、２０ａ　・・・ネットリスと、Ｓ１〜ｓ
３、Ｓ１１−３１３・・・ステップ。 夷梵例の真藏 菖　１　口 （ネットリスト作成） 扇 夷交例 （変災ルールへ゛−スＯ追乃口） 扇　３　口

Claims (1)

1. 【特許請求の範囲】 １、マクロ展開ルールベース（１３ａ）が格納された展
   開ルールベース部（１３）を備えた論理回路合成方式に
   おいて、 入力されるレジスタレベルの機能記述言語（１１ａ）を
   前記マクロ展開ルールベースに従って論理式に近いレベ
   ルの形式に展開するマクロ展開部（１２）と、 このマクロ展開された機能記述言語をテクノロジー独立
   中間コードに変換する中間コード生成部（１４）と、 前記テクノロジー独立中間コードをテクノロジー依存中
   間コードに変換する変換ルールベース（１９ａ）が格納
   された変換ルールベース部（１９）と、前記テクノロジ
   ー独立中間コードを前記変換ルールベースに従い前記テ
   クノロジー依存中間コードに変換しネットリストを出力
   する回路合成部（１６）と、 入力される前記機能記述言語で表わされた合成ルール（
   １７ａ）に従い前記変換ルールベースを生成する処理を
   行うルールコンパイラ（１８ａ）が格納されたコンパイ
   ラ部（１８）と を備えたことを特徴とする論理回路合成方式。