JPH03257671A - 設計取り込みシステム - Google Patents

設計取り込みシステム

Info

Publication number
JPH03257671A
JPH03257671A JP2405424A JP40542490A JPH03257671A JP H03257671 A JPH03257671 A JP H03257671A JP 2405424 A JP2405424 A JP 2405424A JP 40542490 A JP40542490 A JP 40542490A JP H03257671 A JPH03257671 A JP H03257671A
Authority
JP
Japan
Prior art keywords
model
symbol
models
symbols
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2405424A
Other languages
English (en)
Other versions
JP3027009B2 (ja
Inventor
T Duran Michael
マイケル・ティー・ジュラン
Bank David G Von
ディビッド・ジー・フォン・バンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH03257671A publication Critical patent/JPH03257671A/ja
Application granted granted Critical
Publication of JP3027009B2 publication Critical patent/JP3027009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１］
【産業上の利用分野】
本発明は、技術設計に関するものであり、とりわけこう
した設計を文書化しシミュレートするためのコンピュー
タ・システムに関するものである。さらに詳述すると、
本発明は、技術設計の文書化、解析及び合成を行なうた
めのコンピユータ化された設計取り込みシステム（ｄｅ
ｓｉｇｎ　ｃａｐｔｕｒｅ　ｓｙｓｔｅｍ）に関するも
のである。 ［０００２］
【従来技術】
高性能のグラフィクス・ワークステーションが使えるよ
うになったことにより電子設計、機械設計及びソフトウ
ェア設計といった技術上の設計を取り込む（ｃａｐｔｕ
ｒｅ）ため、いくつかのツールが開発された。このよう
な設計を取り込めば、これに関して、たとえば論理シミ
ュレーションやプリント基板レイアウト等の解析、合成
及び評価を行なうことができる。解析、合成または評価
を行なうための多くのツールが現に存在し、将来、さら
に多くのものがきっと開発されることになるだろう。 ［０００３］ 歴史的には、回路シミュレーションのような設計図取り
込みシステム（設計の文書化及び解析ツールに用いられ
る）は別個に開発された。さらに最近になってこれらを
組み合わせて単一の設計取り込みシステムとすることで
、それらを設計に利用しやすくした。このようなシステ
ムでは先ず設計者が設計をグラフィクス・システムに入
力し、このシステムが目視検査のためその設計を表示す
る。設計の入力後、その設計は、評価のため、解析ツー
ルに送られることもあるし、プリント回路レイアウトの
ような合成ツールに送られることもある。これらのツー
ルの性質及びサイズのため、それらツールは別個に、ま
たしばしば別々の会社で開発されてきた。 ［０００４］ 普通は、単一の会社からのシステムが文書化、シミュレ
ーション及びプリント回路レイアウトをサポートする。 これらのツールは全て単一の供給元から得られるので、
文書化に用いられるグラフィック記号及びシミュレーシ
ョンに用いられる回路モデルは互いにリンクされている
。しかしながら、特定の回路部品のモデルが設計取り込
みシステム上にない場合、あるいは精度のレベルの異な
るいくつかのシミュレーションを行ないたい場合には、
問題が生じる。半導体部品は業界の成長率が高くまた入
手が容易なため、モデル作成者が遅れをとらないように
するのは困難であった。その結果モデル化を行なういく
つかの異なる会社及びいくつかの異なるモデル化技法が
現れ、１つの部品に対して、しばしばいくつかの異なる
モデルが存在することになった。例えば、挙動シミュレ
ーションやゲート・レベル・シミュレーションのために
いろいろな精度のレベルで回路をシミュレートしたり、
あるいはまた論理、タイミングまたは故障解析のような
いろいろなシミュレーション解析を行なうため、いろい
ろなモデルがしばしば求められる。 ［０００５］ 部品のグラフィクス・シンボルとそのモデルはリンクし
ているので、異なるモデルはそれぞれ固有のシンボルを
持っている。取り込ま、れている回路等の設計図（以下
、回路と称する）を異なるモデルに関してシミュレート
したい場合、ユーザは今あるシンボルを新しいシンボル
に変換し、新しいシンボルを用いて回路を書き直さなけ
ればならない。シンボルの変換が容易でない場合には問
題が生じる。ユーザが古いシンボルを削除し、新しいシ
ンボルを回路に挿入しなければならないので、この変換
には時間がかかる。 ［０００６］ さらに、グラフィクス・シンボルはかなりの記憶スペー
スを必要とするので、別個にシンボルを記憶すると、設
計取り込みシステムにおける貴重なディスク記憶スペー
スを占有することになる。異なるモデル毎に異なるシン
ボルを開発する余分なシンボル開発時間が必要になる。 異なるモデルがかなりの共通情報を有している場合がよ
くあるが、これらのモデルは完全に独立しているため、
１つのモデルからもう１つのモデルへ変換する際、この
情報は、シンボルと共に変換したり、あるいは再び生成
しなければならにない。これはデータの完全性（ｄａｔ
ａ　ｉｎｔｅｇｒｉｔｙ）に影響を与える可能性がある
。新しい供給業者からのモデルの組み込み（ｉｎｔｅｇ
ｒａｔｉｏｎ）には、新しいグラフィクス・ライブラリ
の組み込みが必要になるので、組み込みが遅延し複雑に
なる。また、組み合わさったシンボルとモデルを使って
、各モデル開発者はシンボルとモデルとの間の色々なユ
ーザ・インターフェイスを自由に作り出すので、このユ
ーザ・インターフェイスは異なるモデル間で一貫性がな
い場合がよくある。 ［０００７］ 従って、当該技術においては、設計取り込みシステムが
有している複数の回路モデルに対して単一のグラフィク
ス・シンボルを用いる設計取り込みシステムが必要とさ
れている。さらに、別のモデルが選択されても、回路の
図形表示を描き直す必要のないようなシステムが必要と
されている。さらに、シンボル・ライブラリの記憶スペ
ースを縮小し、シンボル開発時間を短縮するようなシス
テムが必要とされている。さらに、また、諸部品に共通
なデータを共通ロケーションに保持しておくことにより
、データの完全性を高め、記憶スペースを縮小するよう
なシステムが必要とされている。また、−貫したユーザ
・インターフェイスを持つシステムを提供することが必
要されている。さらに、新しいシンボルを組み込む必要
をなくすることにより、新しいモデルの組み込みを容易
にするようなシステムが必要とされている。 ［０００８］
【発明が解決しようとする課題】
本発明の課題は、１つの電子部品に１つのグラフィック
・シンボルがあり、このシンボルは複数の回路モデルの
任意の１つともリンクさせることができる回路取り込み
システムを提供することにある。 ［０００９］ 本発明のもう１つの課題は、回路部品にリンクさせるモ
デルを変更しても、この部品のグラフィック・シンボル
やその部品を用いた回路を描き直す必要のないようなシ
ステムを提供することにある。 ［００１０］ 本発明のさらにもう１つの課題は、モデルに必要な記憶
スペースを縮小するようなシステムを提供することにあ
る。 ［００１１］ 本発明のもう１つの課題は、最初のモデルに続いて開発
される全てのモデルのためにシンボルを開発する必要を
なくすことによって、部品モデルの開発に必要な時間を
短縮することにある。 ［００１２］ 本発明のもう１つの課題は、システムへの回路の入力が
完了すると、モデルがこの回路の部品へリンクできるよ
うにしたシステムを提供することにある。 ［００１３］ このシステムのもう１つの課題は、新しいモデルを回路
上の全ての部品にリンクする単一のコマンドを提供する
ことにある。 ［００１４］ 本発明のさらにもう１つの課題は、用いられるべきモデ
ル毎に、そのモデルに固有のパラメータを入力し、モデ
ル間での切りかえ時に、このパラメータ情報を維持でき
るようにすることにある。 ［００１５］ 本発明のもう１つの課題は、複数のモデルに共通したデ
ータを単一のロケーションに保持することによって、デ
ータの完全性を高めることにある。 ［００１６］ もう１つの課題は、シンボルの導入及び維持が最初のモ
デルにしか必要ではないようにして、このシステムへの
モデルの導入及びその維持に要する時間を短縮すること
にある。 ［００１７］
【発明の概要】
本発明の一実施例によれば、以上の及びその他の課題は
、部品にリンクしたグラフィック・シンボルが、部品を
処理するツールが用いるモデルから分離される回路取り
込み及び設計検証システムにおいて達成される。各部品
は接ぎ穂（ｓｃｉｏｎ）すなわちリンク・ページにリン
クしたグラフィクス・シンボルを備えている。リンク・
ページにはまた、部品に用いることができるモデルの各
々につき１つずつの、複数のカプラ（ｃｏｕｐｌｅｒ）
も含まれている。ある部品ファミリに共通した特徴を有
するモデルは、１つのモデル・タイプとしてグループに
まとめられる。 ［００１８］ このシステムは、回路中の各部品毎にモデル・タイプを
選択し、リンクできるようにし、また、部品がいつでも
新しいモデル・タイプにリンクできるようにする。この
システムはまた、全ての部品についてのモデル・タイプ
へのリンクを単一のコマンドで変更できるようにする。 ユーザがこのシステムに回路を入力し、次にこの回路中
で用いられている部品毎にモデル・タイプを選択すると
、その結果、部品毎に特定のモデルが選択される。もし
望むならば、ユーザは部品に対するデフォルトのモデル
・タイプを承諾することもできる。全ての部品について
モデル・タイプの選択がすむと、ユーザは、システムに
対して、シミュレータまたは他の解析または合成ツール
に対して回路を記述するネットリスト（ｎｅｔｌｉｓｔ
）の作成を要求する。ネットリストの作成にあたって、
郡部毎に、カプラからパラメータが抽出され、ツールに
よって用いられるネットリストへ納められる。 ［００１９］ ユーザが異なるツールの使用を望む場合、ユーザはこの
システムに命じて、部品にリンクしたモデルをこの第２
のツールに適した新しいモデルに変更させる。 このシステムは次に新しいモデルと第２のツールに固有
のパラメータを利用して４３７一 異なるフォーマットであるかもしれない新しいネットリ
ストを作成する。このシステムはまた、最初のツールに
関する元のモデル・リンクを維持し、もう−度最初のツ
ールに変更しても、部品のリンクをやり直さなくてもす
むようにする。 ［００２０］
【実施例】
以下の説明は、本発明の現在考えられる最良の実施態に
関するものである。この説明は制限的意味でとらえるべ
きではなく、単に本発明の一般原理を明らかにするため
のものである。本発明の範囲は、本願特許請求の範囲に
もとづいて判断されなければならない。 ［００２１］ 図１に、本発明を取り入れたコンピュータ・システムの
ブロック図を示す。ここで、図１を参照すると、コンピ
ュータ・システム１００には、本発明のソフトウェアの
命令を処理する処理要素１Ｏ２が含まれている。処理要
素１Ｏ２は、システム・バス１０４を介してこのシステ
ムの残りの部分に接続されている。設計者がキーボード
１０６を用いて回路を入力すると、このシステムはグラ
フィクス・デイスプレィ１０８によって設計者に対して
その回路を表示する。例えば、マウス、トラック・ボー
ル、または、デジタイザといったグラフィクス入力デバ
イス１１６を用いて入力することもできる。表示に用い
られるグラフィクス・シンボル及びモデルは、ディスク
１１２に記憶されており、ディスク・コントローラ１１
０及びシステム・バス１０４を介してアクセスされる。 メモリ１１４は、処理要素１Ｏ２が設計取り込みシステ
ムのソフトウェアを実行する間にそのソフトウェアを記
憶したり回路データ及びリンク・ページを記憶したりす
るのに用いられる。 ［００２２］ 図２に電子回路等の設計の入力及び処理プロセスに関す
るフロー・チャートを示す。ここで図２を参照すると、
ここに入った後、ブロック２Ｏ２は設計者が入力した設
計グラフィクスを取り込む。このブロックにおいて、設
計者は設計取り込みシステムに対して設計に用いられて
いる部品を識別し、またこれらの部品の各種ピン間の接
続ワイヤを識別する。ブロック２Ｏ２の実行中及びその
完了後、取り込まれた設計が、グラフィクス・デイスプ
レィ１０８（図１）によって設計者に表示される。設計
の取り込みがすむと、ブロック２０４は、この設計を処
理して設計者のために何らかの機能を果たす処理ツール
を選択する。例えば、ユーザはデジタル設計の機能をシ
ミュレートする論理シミュレータを選択することができ
る。 処理ツールの選択がすむと、ブロック２０６は取り込ま
れた設計の部品を選択されたツールに連関したモデルに
リンクする。次に、ブロック２０８は取り込まれた設計
のグラフィクスと、ブロック２０６が選択したモデルと
を組み合わせて、取り込まれた設計の部品、これらの部
品を接続するワイヤ及び選択されたモデルについて、こ
れらの部品に関連するパラメータを記述するネットリス
トを作成する。次に、ブロック２１０は、ブロック２０
８で作成されたネットリストを用いて、選択されたツー
ルを実行し、ユーザが望む機能を果す。次に、ブロック
２１２は、設計の処理に別のツールを使用するか否かを
決定し、使用する場合にはブロック２１２からブロック
２０４へ戻り次のツールを選択する。それ以上の処理が
望まれていなければ、ブロック２１２が設計取り込みシ
ステムを脱出する。 ［００２３］ 図３は、シンボルを複数のモデルの１つにリンクする能
力を持つ単一のシンボルを示す図である。ここで図３を
参照すると、取り込まれた設計３００が示されており、
図２のフロー・チャートを用いて取り込むことができる
設計を例示している。取り込まれた設計３００は、第１
の部品３０２、第２の部品３０４及び第３の部品３０６
を有している。これらの部品は全てワイヤ３０７によっ
て接続されている。破線３１６は第２の部品３０４が、
複数のモデル３０８．３１０．３１２または３１４の１
つにリンクできる単一のグラフィクス・シンボルを持っ
ていることを表わしている。 ［００２４］ 図４は単一のシンボルから複数モデルへのリンクを示す
図である。ここで図４を参照すると、本発明では、グラ
フィクス・ページ４０２及び接ぎ穂すなわちリンク・ペ
ージ４０４によって、回路の部品についてのシンボルを
表わす。グラフィクス・ページ４０２には、部品のシン
ボルが回路中で用いられる度に、グラフィクス・デイス
プレィ１０８（図１）に表示されるグラフィック・イメ
ージが納められている。部品シンボルの一部をなすリン
ク・ページ４０４は、このシンボルをリンクさせること
ができる全てのツール及びモデルを定義している。例え
ば、図４に示すシンボルは、２つのツールＡ４０６及び
＄４０８にリンクできる。ユーザは、ツール処理の開始
時に、どの処理を行ないたいかに従って、ツールＡまた
はツールＢの選択を行なう。この例について説明を続け
ると、ツールＡ４０６内において、このシンボルは２つ
のモデル・タイプＡ１及びＡ２にリンクできる。このシ
ンボルは現在モデル・タイプ・パラメータ４０６及びモ
デル・カプラ４１０を介してモデルＡ１７４ＬＳＸ　Ｘ
　Ｘにリンクしている。モデル・タイプはそれぞれ、シ
ミュレーションの精度というような共通の特性を備える
モデルの１つのファミリーを定義し、タイプ内において
、各部品はモデルを有している。このシステムでは、ユ
ーザは全ての部品についてのモデル・タイプのパラメー
タを単一のコマンドで変更でき、従ってツール内の１つ
のモデルからそのツール内のもう１つのモデルへ容易に
変更できる。また、回路内の異なるシンボルは、異なる
モデル・タイプにリンクすることができるし、あるいは
全て同じモデル・タイプにリンクすることもできる。こ
うして、例えば、回路内のマイクロプロセッサ及びその
メモリは機能レベルのみでシミュレートし、一方、他の
部品はゲート・レベルでシミュレートすることができる
。 ［００２５］ モデルＡ１のカプラＡ１４１０はディスク１１２に納め
られたモデル４２２へのポイントを含んでいる。また、
モデルＡ２のカプラ４１２は、これもまたディスク１１
２に納められたそのモデル４２６へのポイントを含んで
いる。カプラ４１０には２つのパラメータ、すなわちＤ
ＥＬＡＹ　（遅延）４１４とＥＸＦＩＬＩＥ４１６が含
まれている。これらのパラメータはツールＡの実行開始
時に設計取り込みシステムがツールＡに対して送るネッ
トリストの作成に用いられる。カプラ４１２もまたカプ
ラ４１０のＤＥＬＡＹパラメータ４１４に相当するＤＥ
ＬＡＹパラメータ４１８を含んでいる。モデル・タイプ
とカプラは共に、シンボル４Ｏ２と複数のモデル４２２
．４２６との間にリンクを形成する。別の実施例として
は、グラフィクスとリンクを組み合わせて単一のページ
とすることができる。 ［００２６］ 図５は、シンボルと、このシンボルにリンクされたツー
ル、モデル及びパラメータを示す階層図である。ここで
図５を参照すると、シンボル５Ｏ２は、ツール１２Ｊ開
十ｄ−と、）／ｂ／１（１１） ５０４、ツール２５０６及びツールＭ５０８で示された
複数のツールの１つにリンクできる。これらのツールは
各々、複数のモデルを有することができる。そのような
モデルとして、ここではツール１にリンクされたモデル
１５１０、モデル２５１２及びモデルＮ５１４で示され
ている。シンボルについての各モデルは複数のパラメー
タを持つことができる。そのようなパラメータは、ここ
ではモデル２５１２に送られるＰＡＲＡＭＩ　５１６、
ＰＡＲＡＭ２５１８及びＰＡＲＡＭＰ　５２０で示され
ている。こうして、単一のグラフィック・イメージを持
つ単一の部品シンボルが、取り込まれた設計を用いて多
様な機能を果たすために、複数のツール及びモデルとと
もに用いられる。モデルはツールにリンクされているの
で、設計者が別のツールを用いて別の種類の処理を実行
しようとする場合、設計取り込みシステムに対してこの
新しいツールの定義を行なえば、自動的に新しいモデル
とパラメータの組が取り込まれた回路のシンボルにリン
クされる。設計者は、単一の設計を各種の精度レベルで
シミュレートするために必要となるかもしれない複数の
モデルのうちの任意１つを特定のツール内で各シンボル
にリンクすることができる。この構成の階層のため、設
計取り込みシステムに新しいツールを組み込む際に各部
品に新しいシンボルを統合する必要がなく、従って各ツ
ールを組み込む際にかなりの時間が節約される。 全てのツールに対して単一のシンボルが用いられので、
設計取り込みシステムにおいて、かなりの記憶スペース
の節約にもなる。ユーザも、モデルまたはツールを変更
する際、新しいツール、従って新しいモデルの組を用い
ることになってもグラフィクス・スクリーンに回路を描
き直す必要がなくなるため、かなりの時間の節約になる
。また、この結果、ツール変更時に１つのグラフィクス
・シンボルから別のグラフィクス・シンボルへの変換が
不要になるので、かなりのユーザ時間が節約される。ま
た、この階層のため設計者はいつでもモデルとツールの
選択が行なえるので、回路を設計取り込みシステムにい
つ入力するかについての制約がなくなる。 ［００２７］ 図６は本発明の設計取り込みシステムにおけるシンボル
の使用例を示す。ここで図６を参照すると、ＡＮＤゲー
ト６０４　、ＪＫフリップ・フロップ６０６及びＮＡＮ
Ｄゲート６０８がいくつかの入力と１つの出力とともに
相互接続された回路６Ｏ２が示され（Ｊ開干３−どｂ／
ｂ／ｌいＬノ ている。Ｍ■アゲート０４は対応するリンク・ページ６
１０を持っている。リンク・ページ６１０はモデル・タ
イプＡについてのモデル・タイプ・パラメータ及びモデ
ルＡ　　７４０８についてのモデル・カプラを含み、遅
延パラメータ２を有し、ツール×に用いられる。フリッ
プ・フロップ６０６は対応するリンク・ページ６１２を
持つ。リンクページはモデル・タイプＡについてのモデ
ル・タイプ・パラメータ及びモデルＡ　　’／４１４に
ついてのモデル・カプラを含み、遅延パラメータ３を有
し、ツール×に用いられる。ＮＡＮＤゲート６０８は、
対応するリンク・ページ６１４を持つ。 リンク・ページ６１４はモデルＢについてのモデル・タ
イプ・パラメータ及びモデルＢ　　７４００についての
モデル・カプラを含み、遅延パラメータ２を有し、これ
またツール×に用いられる。 ［００２８］ 回路６０２の回路接続とリンク・ページ６１０．６１２
及び６１４が、設計取り込みシステムによって組み合わ
せられ、ネットリスト６１６が作成される。ネットリス
ト６１６は回路６０２の全接続を示しており、リンク・
ページに見出される回路の部品に対応付けられたパラメ
ータを含む。ネットリスト６１６において、遅延パラメ
ータが２つのモデルＡ　　７４０８はシンボルＵ１にリ
ンクしている。シンボルＵ１のピンは、接続される順番
に示されている。すなわち、リストの最初にあるＩＮ２
はピン１に接続され、リストの２番目にあるＩＮＳはピ
ン２に接続され、リストの３番目にあるＮＥＴＸはピン
３に接続される。同様に、モデルＡ　　１４’／４はシ
ンボルＵ２にリンクされ、Ｕ２のピン接続が記述されて
いる。Ｕ３は、モデルＢ　　７４００にリンクされ、そ
のピン接続も記述されている。 ［００２９］ いったん設計取り込みシステムによってネットリスト６
１６が構築されると、ネットリストはそれ以上の処理に
備えてツール×６１８に送られる。ツール×は論理シミ
ュレータ、回路のプリント回路を生成するためのプリン
ト回路レイアウト・ツールまたはその他のタイプの解析
あるいは合成ツールであってよい。 ［００３０］ 以上の例で示すように、特定のツール内で回路部品を特
定のモデルにリンクする方法であるため、例えばツール
Ｙといった別のツールに変更し、この新しいツ−ルのた
めに異なるフォーマットを持つ新しいネットリストを設
計取り込みシステムに生成させるのは極めて簡単である
。また、このシステムは、全リンク・ページ上のモデル
・タイプ・パラメータを大域的に変更することによって
、全てのシンボルに用いられているモデルを変更するこ
とができる。さらに、同じ名前の全てのパラメータに関
する値も、このシステムによって大域的に変更すること
ができる。 ［００３１］ 図７は、複数ツール内で複数モデルに用いられているシ
ンボルを示す。ここで図７を参照すると、取り込まれた
設計７０２は、例えば、ツール１７０４、ツール２７０
６、ツール３７０８またはツールＭ７１０といった複数
のツールの１つに用いることができ、取り込まれた設計
７０２の各部品をこれらの各ツール内で複数のモデルの
１つにリンクすることができる。 ［００３２］ 以上の方法及び装置は、広範なコンピュータ化設計取り
込みシステムに有効である。それらは、複数のモデルへ
リンクできる単一のシンボルを用いるあらゆる設計取り
込みシステムに適している。こうしたシステムの例には
、ソウトウエア設計取り込みシステムや、機械的設計取
り込みシステムがある。これで本発明の現在のところ望
ましい実施例についての説明を終えた。今や明らかなよ
うに、本発明の目的は完全に達成されているが、当該技
術の熟練者であれば理解できるように、本発明の精神及
び範囲を逸脱することなく、構成及び回路上の多くの変
更や、本発明の多種多様な実施例及び用途が自ずと明ら
かになるであろう。ここにおける開示及び説明は例示を
意図したものであり本発明に制限を加える意味のもので
はなく、本発明の技術的範囲の定義は特許請求の範囲が
もっと適切に行なっている。
【図面の簡単な説明】
【４図１】本発明を用いるコンピュータ・システムのブ
ロック図である。
【図２】電子設計を入力する過程のフローチャートであ
る。
【図３】複数のモデルについて用いられる単一のシンボ
ルを示す図である。
【図４】単一のシンボルと複数のモデルとの間のリンク
を示す図である。
【図５】シンボルとそのシンボルにリンクされているツ
ール、モデル及びパラメータを示す階層図である。
【図６】シンボルとシステム中におけるその使い方の例
を示す図である。
【図７】複数のツール内において複数のモデルについて
使用されるシンボルを示す図である。
【符号の説明】
１００：コンピュータ・システム １Ｏ２＝処理要素 １０４ニジステム・バス １０６：キーボード １０８：グラフィクス・デイスプレィ １１０：ディスク・コントローラ １１２：ディスク １１４：メモリ １１６：グラフイクス入力デバイス ３００：取り込まれた設計 ３０８、３１０．３１２．３１４　：モデル４０２：グ
ラフィクス・ページ ４０４：リンク・ページ ４１０．４１２：モデル・カプラ ４２２、４２６　：モデル ５０２ニシンポル ５０４、５０６．５０８　：ツール ５１０、５１２．５１４　：モデル ５１６、５１８．５２０：パラメータ ６０２二回路 ６１０、６１２．６１４　：リンク・ページ６１６：ネ
ットリスト ６１８：ツール ７Ｏ２：取り込まれた設計 ７０４．７０６．７０８．７１０　：ツール
【書類基】
【図１】 図面
【図３】
【図４】
【図５】
【図６】 巨長ト 、６０２．　、　、　、　＋＋

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】シンボルと複数のモデルを有し、下記の（
    ａ）ないし（ｅ）を設けてなる設計取り込みシステム： （ａ）リンク・ページ； （ｂ）前記リンク・ページ内に前記複数のモデルの各々
    について１つずつ設けられた複数のモデル・カプラ； （ｃ）前設モデル・カプラを前記モデルへリンクする手
    段； （ｄ）前記シンボルを前記リンク・ページへリンクする
    手段； （ｅ）前記シンボルを前記モデル・カプラのうちの予め
    定められた１つへリンクする手段。
  2. 【請求項２】複数のシンボルと複数のモデルを有し、下
    記の（ａ）ないし（ｇ）を設け、ユーザが設計を入力し
    処理できるようにする設計取り込みシステム： （ａ）前記複数のシンボルの各々についてのリンク・ペ
    ージ； （ｂ）前記複数のシンボルのうちの１つを前記リンク・
    ページのうちの１つへリンクする手段； （ｃ）前記リンク・ページの各々の中の複数のカプラ：
    前記複数のモデルの各々について１つずつ設けられる； （ｄ）前記複数のカプラの各々を前記複数のモデルの１
    つへリンクする手段； （ｅ）選択されたシンボルのリストを受け入れる手段と
    前記選択されたシンボル間の接続のリストを受け入れる
    手段を設けユーザから設計図を取り込む手段； （ｆ）前記シンボルの各々についてユーザからモデル・
    タイプを受け入れる手段 （ｇ）前記選択されたシンボルの各々を前記モデル・タ
    イプによって識別される前記複数のカプラの１つへリン
    クする手段。
  3. 【請求項３】複数のシンボルと複数のツールを有し、前
    記各ツールは複数のツールを有し、下記の（ａ）ないし
    （ｈ）を設け、ユーザが設計を入力し処理できるように
    した設計取り込みシステム： （ａ）前記複数のシンボルの各々について設けられたリ
    ンク・ページ； （ｂ）前記複数のシンボルの１つを前記リンク・ページ
    の各々へリンクする手段 （ｃ）前記リンク・ページの各々の中で与えられる複数
    のカプラ：前記複数のモデルの各々について１つのカプ
    ラが与えられる； （ｄ）前記複数のカプラの各々を前記複数のモデルの１
    つにリンクする手段； （ｅ）選択されたシンボルのリストを受け入れる手段と
    前記選択されたシンボル間の接続のリストを受け入れる
    手段を設け、ユーザから設計図を取り込む手段； （ｆ）ユーザからツール名を受け入れる手段； （ｇ）ユーザから前記各シンボルについてモデル・タイ
    プを受け入れる手段； （ｈ）前記選択されたシンボルの各々を前記モデル・タ
    イプと前記ツール名によって識別される前記複数のカプ
    ラの１つへリンクする手段。
JP2405424A 1989-12-15 1990-12-05 設計取り込みシステム Expired - Fee Related JP3027009B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/451,208 US5164911A (en) 1989-12-15 1989-12-15 Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
US451208 1989-12-15

Publications (2)

Publication Number Publication Date
JPH03257671A true JPH03257671A (ja) 1991-11-18
JP3027009B2 JP3027009B2 (ja) 2000-03-27

Family

ID=23791244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2405424A Expired - Fee Related JP3027009B2 (ja) 1989-12-15 1990-12-05 設計取り込みシステム

Country Status (3)

Country Link
US (1) US5164911A (ja)
EP (1) EP0433066A3 (ja)
JP (1) JP3027009B2 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269014A (en) * 1988-05-24 1993-12-07 Mitsubishi Denki Kabushiki Kaisha Automatic programming system with design review capabilities
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5867399A (en) * 1990-04-06 1999-02-02 Lsi Logic Corporation System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description
US5544066A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints
US5541849A (en) * 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5557531A (en) * 1990-04-06 1996-09-17 Lsi Logic Corporation Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5572437A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models
US5553002A (en) 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5544067A (en) 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5572436A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design
US5428550A (en) * 1990-06-28 1995-06-27 National Semiconductor Corporation Hierarchical hardware flowchart using symbolic macros
US5297053A (en) * 1991-06-04 1994-03-22 Computervision Corporation Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board
US5473546A (en) * 1991-06-12 1995-12-05 Lsi Logic Corporation Method for flattening hierarchical design descriptions
US5422833A (en) * 1991-10-30 1995-06-06 Xilinx, Inc. Method and system for propagating data type for circuit design from a high level block diagram
US5617327A (en) * 1993-07-30 1997-04-01 Xilinx, Inc. Method for entering state flow diagrams using schematic editor programs
WO1994015311A1 (en) * 1992-12-28 1994-07-07 Xilinx, Inc. Method for entering state flow diagrams using schematic editor programs
US5634016A (en) * 1993-01-21 1997-05-27 Blade Software, Inc. Event management system
JPH06282600A (ja) * 1993-03-29 1994-10-07 Mitsubishi Electric Corp 論理シミュレーション装置
JP2815281B2 (ja) * 1993-04-19 1998-10-27 株式会社ピーエフユー デジタル回路設計支援システムおよびその方法
JP2856640B2 (ja) * 1993-07-08 1999-02-10 株式会社日立製作所 論理回路図エディタシステム
US5487018A (en) * 1993-08-13 1996-01-23 Vlsi Technology, Inc. Electronic design automation apparatus and method utilizing a physical information database
JP2991598B2 (ja) * 1993-09-09 1999-12-20 富士通株式会社 Ｌｓｉ設計装置及びｌｓｉ設計方法
US6044211A (en) * 1994-03-14 2000-03-28 C.A.E. Plus, Inc. Method for graphically representing a digital device as a behavioral description with data and control flow elements, and for converting the behavioral description to a structural description
US5510998A (en) * 1994-06-13 1996-04-23 Cadence Design Systems, Inc. System and method for generating component models
US5640497A (en) * 1995-01-23 1997-06-17 Woolbright; Phillip Alexander Layout redesign using polygon manipulation
US5740071A (en) * 1995-06-07 1998-04-14 International Business Machines Corporation Method and apparatus for selective shape adjustment of hierarchical designs
US5862361A (en) * 1995-09-07 1999-01-19 C.A.E. Plus, Inc. Sliced synchronous simulation engine for high speed simulation of integrated circuit behavior
JP3161314B2 (ja) * 1996-01-19 2001-04-25 ヤマハ株式会社 論理シミュレーション装置および論理シミュレート方法
US5946210A (en) * 1996-04-19 1999-08-31 Vlt Corporation Configuring power converters
US5781193A (en) * 1996-08-14 1998-07-14 International Business Machines Corporation Graphical interface method, apparatus and application for creating multiple value list from superset list
US5774119A (en) * 1996-08-14 1998-06-30 International Business Machines Corporation Graphical interface method, apparatus and application for selection of target object
US5774120A (en) * 1996-08-14 1998-06-30 International Business Machines Corporation Refresh and select-all actions in graphical user interface
US5784057A (en) * 1996-08-14 1998-07-21 International Business Machines Corporation Dynamically modifying a graphical user interface window title
US5867157A (en) * 1996-08-14 1999-02-02 International Business Machines Corporation Graphical interface method, apparatus and application for creating and modifying a list of values with multiple components
US5818444A (en) * 1996-08-14 1998-10-06 International Business Machines Corporation Method, apparatus and application for object selective but global attribute modification
US5872568A (en) * 1996-08-14 1999-02-16 International Business Machines Corporation Application and method for creating a list from pre-defined and user values
US6104395A (en) * 1996-08-14 2000-08-15 International Business Machines Corporation Graphical interface method, apparatus and application for opening window of all designated container objects
US6195096B1 (en) 1996-08-14 2001-02-27 International Business Machines Corporation Graphical interface method, apparatus and application for creating and modifying a multiple-value text list
US5757655A (en) * 1996-08-26 1998-05-26 Micron Technology, Inc. Method and system for producing dynamic property forms and compacting property databases
US5883818A (en) * 1996-08-29 1999-03-16 International Business Machines Corporation Method for generating an improved model for evaluating the operation of an integrated circuit design
US6056428A (en) * 1996-11-12 2000-05-02 Invention Machine Corporation Computer based system for imaging and analyzing an engineering object system and indicating values of specific design changes
US6230305B1 (en) 1997-09-08 2001-05-08 Intusoft Methods and apparatus for configuring schematic diagrams
US6110213A (en) 1997-11-06 2000-08-29 Vlt Coporation Fabrication rules based automated design and manufacturing system and method
US7152027B2 (en) * 1998-02-17 2006-12-19 National Instruments Corporation Reconfigurable test system
IT1302615B1 (it) * 1998-10-06 2000-09-29 Abb Research Ltd Procedimento di simulazione di processi industriali.
US7315305B2 (en) * 1999-01-04 2008-01-01 International Business Machines Corporation Method for visualizing data
US7110929B1 (en) 1999-11-12 2006-09-19 Intusoft System and method of providing additional circuit analysis using simulation templates
US6851094B1 (en) 2000-02-28 2005-02-01 Cadence Design Systems, Inc. Automated method and system for selecting and procuring electronic components used in circuit and chip designs
US6594799B1 (en) 2000-02-28 2003-07-15 Cadence Design Systems, Inc. Method and system for facilitating electronic circuit and chip design using remotely located resources
US7082104B2 (en) 2001-05-18 2006-07-25 Intel Corporation Network device switch
US6578174B2 (en) 2001-06-08 2003-06-10 Cadence Design Systems, Inc. Method and system for chip design using remotely located resources
US7093224B2 (en) * 2001-08-28 2006-08-15 Intel Corporation Model-based logic design
US6859913B2 (en) 2001-08-29 2005-02-22 Intel Corporation Representing a simulation model using a hardware configuration database
US7130784B2 (en) 2001-08-29 2006-10-31 Intel Corporation Logic simulation
US7107201B2 (en) * 2001-08-29 2006-09-12 Intel Corporation Simulating a logic design
US7073156B2 (en) 2001-08-29 2006-07-04 Intel Corporation Gate estimation process and method
US6983427B2 (en) * 2001-08-29 2006-01-03 Intel Corporation Generating a logic design
US7197724B2 (en) 2002-01-17 2007-03-27 Intel Corporation Modeling a logic design
US20030188275A1 (en) * 2002-03-27 2003-10-02 Meares Lawrence G. System and method of preventing the simulation of a circuit if a change to the circuit topology is detected
US7702636B1 (en) 2002-07-31 2010-04-20 Cadence Design Systems, Inc. Federated system and methods and mechanisms of implementing and using such a system
US7392255B1 (en) 2002-07-31 2008-06-24 Cadence Design Systems, Inc. Federated system and methods and mechanisms of implementing and using such a system
US7188329B2 (en) * 2004-02-13 2007-03-06 Inventec Corporation Computer-assisted electronic component schematic linking method
US7562328B1 (en) * 2005-01-14 2009-07-14 Altera Corporation Navigation tool for connectors
EP1770565A1 (de) * 2005-09-29 2007-04-04 Uwe Knipping Automatische Integration von FPGA-Beschaltungen auf einer Baugruppe
US8156453B1 (en) 2008-10-16 2012-04-10 Cadence Design Systems, Inc. Method and system identifying and locating IP blocks and block suppliers for an electronic design
US9501594B2 (en) * 2014-04-13 2016-11-22 Vtool Ltd. Graphical design verification environment generator
CN105335544B (zh) * 2014-12-26 2018-10-23 北京航天测控技术有限公司 一种自动测试系统协同设计方法
US12406519B1 (en) 2022-07-29 2025-09-02 Bentley Systems, Incorporated Techniques for extracting links and connectivity from schematic diagrams
US12288411B2 (en) * 2022-10-06 2025-04-29 Bentley Systems, Incorporated Techniques for extracting associations between text labels and symbols and links in schematic diagrams

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846763A (en) * 1974-01-04 1974-11-05 Honeywell Inf Systems Method and apparatus for automatic selection of translators in a data processing system
US4703435A (en) * 1984-07-16 1987-10-27 International Business Machines Corporation Logic Synthesizer
CA1270067A (en) * 1985-02-28 1990-06-05 Steven M. Rubin Integrated electrical design system with automatic constraint satisfaction
US5050091A (en) * 1985-02-28 1991-09-17 Electric Editor, Inc. Integrated electric design system with automatic constraint satisfaction
US5095441A (en) * 1986-09-12 1992-03-10 Digital Equipment Corporation Rule inference and localization during synthesis of logic circuit designs
US4827427A (en) * 1987-03-05 1989-05-02 Hyduke Stanley M Instantaneous incremental compiler for producing logic circuit designs
US4954953A (en) * 1988-04-07 1990-09-04 Vlsi Technology, Inc. Machine process for converting one representation of an electronic integrated circuit into another representation
US5051938A (en) * 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs

Also Published As

Publication number Publication date
EP0433066A2 (en) 1991-06-19
EP0433066A3 (en) 1993-05-26
JP3027009B2 (ja) 2000-03-27
US5164911A (en) 1992-11-17

Similar Documents

Publication Publication Date Title
JPH03257671A (ja) 設計取り込みシステム
US6366874B1 (en) System and method for browsing graphically an electronic design based on a hardware description language specification
US6311309B1 (en) Methods and apparatus for simulating a portion of a circuit design
US6513143B1 (en) Method for automaticallly remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches
Rubin Computer aids for VLSI design
JP2862886B2 (ja) Ａｓｉｃ用計算機支援設計システム
JP3571526B2 (ja) システム設計／評価ｃａｄシステムおよびそのプログラム記憶媒体
US8417504B2 (en) Conversion of circuit description to a transaction model
Adamski et al. Design of embedded control systems
US7904863B2 (en) Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
EP1930830A2 (en) Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method
US7031899B2 (en) System for characterizing simulated circuit logic and behavior
US20040025136A1 (en) Method for designing a custom ASIC library
US7990375B2 (en) Virtual view schematic editor
US6675366B1 (en) System and method for disabling schematics
US7672827B1 (en) Method and system for simulation of analog/digital interfaces with analog tri-state ioputs
US6810508B1 (en) Method for automatically-remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches
US6877140B1 (en) Method and system for generating a schematic representing bus structures
US6789234B2 (en) Method and system for a timing based logic entry
JP3302547B2 (ja) 論理シミュレータにおけるテストベクタの作成方法およびシステム
JP2009140028A (ja) ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体
Nattrass et al. Some computer aided engineering system design principles
JPH0778195A (ja) 回路設計ｃａｄにおけるデータ更新方式
Shoufan et al. A platform for visualizing digital circuit synthesis with VHDL
JPH0363878A (ja) Ｌｓｉ設計支援システム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees