JPH027184A - フォールト・トーレラント・スマート・カード - Google Patents

フォールト・トーレラント・スマート・カード

Info

Publication number
JPH027184A
JPH027184A JP1029579A JP2957989A JPH027184A JP H027184 A JPH027184 A JP H027184A JP 1029579 A JP1029579 A JP 1029579A JP 2957989 A JP2957989 A JP 2957989A JP H027184 A JPH027184 A JP H027184A
Authority
JP
Japan
Prior art keywords
microcontroller
smart card
fault tolerant
tolerant smart
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1029579A
Other languages
English (en)
Other versions
JP2922211B2 (ja
Inventor
Winslow E Jackson
ウィンスロー、イー、ジャクソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pitney Bowes Inc
Original Assignee
Pitney Bowes Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22547024&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH027184(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Pitney Bowes Inc filed Critical Pitney Bowes Inc
Publication of JPH027184A publication Critical patent/JPH027184A/ja
Application granted granted Critical
Publication of JP2922211B2 publication Critical patent/JP2922211B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1654—Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00016—Relations between apparatus, e.g. franking machine at customer or apparatus at post office, in a franking system
    • G07B17/0008—Communication details outside or between apparatus
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314—Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0833—Card having specific functional components
    • G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00016—Relations between apparatus, e.g. franking machine at customer or apparatus at post office, in a franking system
    • G07B17/0008—Communication details outside or between apparatus
    • G07B2017/00153—Communication details outside or between apparatus for sending information
    • G07B2017/00177—Communication details outside or between apparatus for sending information from a portable device, e.g. a card or a PCMCIA
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314—Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • G07B2017/00338—Error detection or handling
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314—Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • G07B2017/00346—Power handling, e.g. power-down routine
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00733—Cryptography or similar special procedures in a franking system
    • G07B2017/0079—Time-dependency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はフォールト・トーレラント・スマート・カード
に係り、特にボステージ・メータ産業分野へ適用される
フォールト９トーレラント・スマート・カードに関する
。
〔発明の目的〕
（従来技術およびその問題点） 超小形処理装置およびメモリ手段を含む集積回路又はい
わゆるインテリジェント（ｉｎｔｅｌｌｉｇｅｎｔ）又
はスマート（ｓｍａｒｔ）カードが商業的に利用され多
くの応用範囲で使用可能である。
郵便局の資金（ボスタル・ファンド）の転送、郵便資金
（ボステージ・ファンド）に関する情報を含む１時的な
ファンドを確実に転送するためのスマート・カードの能
力は増大する重要性がある。
例えば、部門別の郵便料金計（ボステージ・メータ）使
用情報がスマート・カードのメモリに記憶されているよ
うな、“ポスタル・チャージ・アカランチング・システ
ム”の名称の基に出願されている米国特許、およびポス
テージ・メータ・ファンドが、ポステージ・メータ・ヴ
オールトを再チャージするために価値カードセンターか
らポステージ・メータに転送されるようにした、“ポス
テージ・メータ・価値カード・システム０の名称の基に
出願された米国特許を参照されたい。
スマート・カードのメモリに記憶された情報の重要性が
増大してゆくと、機能不全によるスマート・カードの悪
影響は非常に高価なものとなる。
それ故に、より信頼度の高いスマート・カードを提供す
ることが切に望まれる。また、カードに機能不全状態が
発生した時でさえ、サービス職員によりアクセスされ得
るスマート・カードを提供することが切に望まれている
。この方法により、カードの機能不全のためにカード中
に記録された１時的なファンドが消失しないようにして
いる。
従って本発明の目的は、改善されたスマート・カードを
提供することにある。
本発明の他の目的はフォールト・トーレラント・スマー
ト・カードを提供することにある。
本発明の更に他の目的は機能不全を防ぐスマート・カー
ドのメモリ中に保留された情報へのアクセスを提供する
ものである。
これらおよび他の特に切望される目的および利点は便利
でしかも確実なフォールト・トーレラント・スマート・
カードを提供することである。
本発明の諸口的および利点はここに部分的に記載され、
又この記載から部分的に明らかになるだろう。更に又は
、本発明の実施によって理解されるかも知れない。同じ
ことが、本発明の特許請求の範囲に示された手段および
組合せにより実現され、達成されるだろう。
（問題点を解決するための手段） 本発明により提供されるフォールト・トーレラント・ス
マート・カードは、標準のＩＳＯインタフェイスを含む
１次機能ユニットと、第１マイクロコントローラと、Ｒ
ＯＭＳＲＡＭ、ＥＥＰＲＯＭを含む主メモリと、クロッ
クジェネレータ、および電源を有するものである。この
通常のスマート・カードの機能に加えて、第１マイクロ
コントローラはアクセス・アカウント・レジスタをアド
レスし、次いでマイクロコントローラ故障検出器が例外
レジスタをアドレスする。第２スマート・カード機能ユ
ニットは、第２マイクロコントローラと、ＲＯＭおよび
協働チエツクピットを含む第２メモリと、ファンド残余
シャドウレジスタと、アクセス・アカウント・レジスタ
と、マイクロコントローラ故障検出器、および例外状外
レジスタとを具備している。また、プライベート・アク
セス・アカウント・レジスタも備えている。電力支持を
必要とする全ての第２ユニツトは交流バッテリ電源に接
続されている。第２マイクロコントローラは１次および
２次クロックユニット、マイクロコントローラ故障検出
器、ファンド残余レジスタに接続されている。第２マイ
クロコントローラは第２メモリをアクセスし、主メモリ
に対してリード・オンリーアクセスを有している。
通常動作において、第１および第２マイクロコントロー
ラは同期的に作動し、同じメモリ記憶部からの同様の命
令を並行して実施するが、第２マイクロコントローラで
は主メモリに対するリード争オンリー拳アクセスを有し
ている。
マイクロコントローラの信号間の不一致に証拠づけられ
るように、マイクロコントローラ故障検出器が主又は第
２マイクロコントローラのいずれかの故障を感知したと
すると、例外（エクセプション）レジスタが書き込まれ
る。このことが発生すると、第１マイクロコントローラ
は凍結状態が保たれ、第２マイクロコントローラは、第
２メモリをアドレスし公知のテストパターンを実行すべ
く主メモリから開放される。テスト中に故障が発生した
とすると、第２マイクロコントローラは故障していると
想定され主マイクロコントローラが処理を継続し得るよ
うになっている。もちろん、ユーザーはカードサービス
および／又は取り替えの必要があることを知らされる。
一方、テスト中にエラーが発生しなかった場合には、主
マイクロコントローラが故障していると想定され、カー
ドは動作しないまま残され、ユーザーはカード故障状性
が存在することを適当な標識により知らされる。
好適には、プライベート・アクセス・ポートは、サービ
ス職員が第２マイクロコントローラ、ファンド残余レジ
スタ、アクセス争アカウント・レジスタおよび例外状件
レジスタに直接アクセス可能としている。サービス職員
は、主メモリをリード・オンリー形態にアクセスする等
のために第２マイクロコントローラを利用することもで
きる。チエツクビットを含む好適な実施例では、チェッ
ク・ビットは第２メモリ中のいかなる信号ビット故障も
検出し回避する。
このように、本発明によるフォールト・トーレラント・
スマート・カードは、単一のビット又は単一のパス故障
を検出し回避することが可能なスマート・カードを提供
することが容易に認識されるだろう。このような故障に
もかかわらず、フォールト・トーレラント・スマート・
カードは、プライベート・アクセス・ポートを介してス
マート・カード中に保存された重要な情報に対して“バ
ック−ドア（ｂａｃｋ−ｄｏｏｒ）“アクセスを提供す
るものである。好適には、プライベート・アクセス・ポ
ートを介してアクセスすることを望む人は、カード中に
残っているファンド量を決定し、他の重要な情報をカー
ドの主メモリ中にアクセスすることができる。本発明の
更に他の利点として、１次機能ユニットは標準ＩＳＯイ
ンタフェイスを介して従来の作方により連通している。
それ故に、本発明によるフォールト・トーレラント・ス
マート・カードは現存の変形されてない設備に対しても
使用し得る１例においてのみ、本発明のフォールト・ト
ーレラント・スマート・カードは先に述べた特許のシス
テムへの特例的に適用しても良いだろう。
前述の概略的な記載は以下の詳細な記載と共に、いずれ
も本発明を説明するためのものであって、本発明はこの
記載に限定されるものではない。
（実施例） 添付図面の第１図には、本発明によるフォールト・トー
レラント・スマート・カード１０の概略ブロック図が示
されている。図示のように、スマートカード１０は、標
準ＩＳＯ型イレインタフェイス、マイクロコントローラ
ユニット１４、アドレス可能なリード・オンリーメモリ
（ＲＯＭ）１６、ランダム・アクセスメモリ（ＲＡＭ）
１８、電子的に消去可能なプログラム可能なリード・オ
ンリー・メモリ（ＥＥＰＲＯＭ）２０、第１および第２
クロックジェネレータ２２，２６、および第１電源２４
を包含する、１組の１次機能ユニットを具備している。
先に述べた特許出願で言及された好適なゼネラル・エレ
クトリック社のスマート・カードは、図示のようにＩＳ
Ｏインタフェイスを介して電力を引き出すものであるが
、本発明にとっては外部１次電力供給は厳密なことでは
ない。図示のように相互接続された先の要素は、スマー
トカードの通常の動作を実施するための１次機能ユニッ
トを有している。
更に加えて、フォールト・トーレラント・スマート・カ
ード・サポートには２次機能ユニットが備えられている
。２次ユニットは交流バッテリ電源２８と両マイクロコ
ントローラ１４．３０に接続された第２クロツクジエネ
レータ２６を含んでいる。第２マイクロコントローラは
、第２メモリ３２、マイクロコントローラ故障検出器３
６、およびファンド残余シャドウレジスタ３８に接続さ
れている。チエツクビット３４は、第２メモリ内の単一
ビット故障をモニタするよう第２メモリ３２と協働する
ように設けることが好ましい。図示のように、第２マイ
クロコントローラは、アドレス可能な作法により、ＲＯ
Ｍ３２およびファンド残余レジスタ３８に接続されてい
る。第２マイクロコントローラ３０は、また、プライベ
ートφアクセスφポート４４に接続され主メモリ２０に
対するリード・オンリー・アクセスを有する。第２マイ
クロコントローラ３０は、１次電源２４と交流バッテリ
ー源２８により支持されている。アクセス争アカウント
・レジスタ４０、およびマイクロコントローラ故障検出
器によりアドレスされた例外（エクセブション）状件レ
ジスタ４２をも具備している。ファンド残余レジスタ３
８、アクセス・アカウント・レジスタ４０、例外状件レ
ジスタ４２の各々はプライベート・アクセス・ポート４
４に接続され、バッテリ電源２８により支持されている
。第２メモリ３２も又バッテリ電源２８により支持され
、また、例外状性レジスタ４２に接続されている。アク
セス・アカウント・レジスタ４０は第１マイクロコント
ローラ１４によりアドレスされ、各カード使用後に、ユ
ーザーの認識の記録追跡（ヒストリー・トレース）、ア
クセスされたメモリアドレス、およびそのアドレスに記
憶された情報を維持するために書き込まれる。
このように構成されているので、本発明のスマート・カ
ード回路は、単一のピットおよび単一のパス・スマート
・カードフォールトを検出回避するものである。通常動
作中、両マイクロコントローラ１４．３０は、同じメモ
リ記憶からの同様の命令を並行して実施するために同期
動作モードで作動する。各トランザクションの後、第２
マイクロコントローラは、カード中に記憶したまま残さ
れるファンドの実行計画を行うべくファンド残余レジス
タ３８を新たにする。
主および２次マイクロコントローラ間に不一致が発生し
たとすると、マイクロコントローラ故障検出器、ここで
はエクスクルーシブ“ＯＲ”　（論理差）ゲート３６と
して示される、が高出力信号をトリガし、従って例外状
性レジスタ４２中に書き込む。もしエクセプションレジ
スタ４２が書き込まれたならば、第２メモリ３２中のプ
ログラム情報は、主メモリ１６，１８．２０を解放し、
第２メモリ３２中に記憶された公知のテストパターンを
実行するように第２マイクロコントローラに命令するだ
ろう。この時間中、主マイクロコントローラ１４は凍結
状態を保っている。テスト中に故障が発生すると、第２
プロセツサ３０は故障していると想定され主プロセツサ
１４が処理を継続することが可能となる。しかしながら
、公知のテストパターン中に故障が見い出されない時に
は、主プロセツサ１４は故障していると想定されユーザ
ーは故障条件にあることが知らされる。その後、情報ア
クセスは専有インタフェイス４４に制限される。この専
有インタフェイスはサービス職員にのみ好適に利用され
る。主プロセツサ故障にもかかわらず、サービス職員は
、ファンド残余レジスタ３８、アクセス・アカウント拳
レジスタ４０、およびエクセプション・レジスタ４２の
各々にプライベート・アクセス・ポート４４を介してア
クセスし得る。主メモリ１６．　１８．２０もまた、第
２マイクロコントローラ３０が起動状態であるならば、
ポート４４を介してアクセスされる。この点に関し、第
２メモリ３２は、第２メモリ３２内のいかなる故障をも
回避するために、“ヘミングピット（Ｉｌｅｍｍｊｎｇ
　Ｂｉｔｓ）”として言及されている協働するチエツク
ピットを備えていることが好ましい。
このように、本発明によるフォールト・トーレラント・
スマート・カードは、カード中に記憶されたファンドお
よび／又は会計情報がカードの故障により消失する危険
がほぼなくなる。事実、カードの故障が発生したりする
と、サービス職員は単に、主メモリ中に保存された残り
のファンド量と他の情報をアクセスし、この情報を新し
いスマート・カード又は他の記録媒体に転換するだけで
良い。この方法により、消費者は、１時的なファンドお
よび情報にスマート・カードの機能不全によっても妥協
しなくても済む。容易に理解できるように、この可能性
は、このようなカードの故障に帰因する消費者関係に有
害な影響を回避することができる。
このように、本発明によるフォールト・トーレラント・
スマート・カードは、スマートΦカードの故障を好適に
検出し、このような故障にかかわらず、故障したカード
に記憶された重要な情報に対しプライベート・アクセス
が可能となる。
本発明は上述の実施例に特定されるものでなく、特許請
求の範囲に記載の範囲内において、本発明の原理を逸脱
しない限り、またその主利点を阻害しない限り、限定さ
れるものではない。
【図面の簡単な説明】
図は本発明のフォールト・トーレラント・スマ−ト・カ
ードの好適な実施例の概略ブロック図である。 １０・・・フォールト・トーレラント舎スマート・カー
ド、１２・・・ＩＳＯインタフェイス、１４・・・第１
マイクロコントローラ、１６・・・ＲＯＭ。 １８・・・ＲＡＭ、２０・・・ＥＥＰＲＯＭ、２２・・
・第１クロツク、２６・・・第２クロツク、２８・・・
バッテリ、３０・・・第２マイクロコントローラ、３２
・・・ＲＯＭ。 ３８・・・ファンド残余レジスタ、４０・・・アクセス
・アカウント・レジスタ、４２・・・エクセブション・
レジスタ、４４・・・プライフート・アクセス・ボート
。

Claims (1)

  1. 【特許請求の範囲】 １、標準入力−出力インタフェイスと、 スマート・カード動作中に時間基準を与えるクロック手
    段と、 プログラムおよびデータ情報を蓄積する主メモリ手段と
    、 通常のスマート・カード機能を実施するために前記イン
    タフェイス、前記クロック手段および前記主メモリ手段
    に接続される第１マイクロコントローラ手段と、 前記第１マイクロコントローラ手段と同期して通常のス
    マート・カード機能を実施するために前記第１マイクロ
    コントローラ手段、前記主メモリ手段、前記クロック手
    段および第２メモリ手段に接続される第２マイクロコン
    トローラ手段と、前記第１又は第２マイクロコントロー
    ラ手段のいずれかのエラーを検出するために前記第１マ
    イクロコントローラ手段および前記第２マイクロコント
    ローラ手段に接続されたマイクロコントローラのエラー
    検出手段と、 前記第１マイクロコントローラ手段に接続された１次電
    源とから成ることを特徴とする、フォールト・トーレラ
    ント・スマート・カード。 ２、前記第２マイクロコントローラ手段が前記主メモリ
    手段に対しリード・オンリー・アクセスを有しているこ
    とを特徴とする請求項１に記載にフォールト・トーレラ
    ント・スマート・カード。 ３、前記クロック手段が１次クロックと２次クロックと
    から成り、前記２次クロックが２次バッテリ電源手段に
    接続されていることを特徴とする請求項１に記載のフォ
    ールト・トーレラント・スマート・カード。 ４、ユーザー識別の記録追跡をするために前記第１マイ
    クロコントローラ手段に接続されアドレスされたアクセ
    ス・アカウント・レジスタと先のユーザーによりアドレ
    スされたメモリ配置とを更に有することを特徴とする請
    求項１に記載のフォールト・トーレラント・スマート・
    カード。 ５、前記第２メモリ手段が１又はそれ以上の公知のテス
    トパターンを前記第２マイクロコントローラに対して実
    行するプログラミングを含むリード・オンリー・メモリ
    を更に有していることを特徴とする請求項１に記載のフ
    ォールト・トーレラント・スマート・カード。 ６、前記第２メモリプログラミングが、前記第１又は第
    ２マイクロコントローラ手段のいずれかのエラーを検出
    した時、前記マイクロコントローラ・エラー検出手段に
    より起動されることを特徴とする請求項５に記載のフォ
    ールト・トーレラント・スマート・カード。７、前記マ
    イクロコントローラ・エラー検出手段によりマイクロコ
    ントローラの故障が検出された時、前記第１マイクロコ
    ントローラ手段は凍結状態が保たれ、一方、前記第２マ
    イクロコントローラ手段は前記公知のテストパターンを
    実行するように成されていることを特徴とする請求項６
    に記載のフォールト・トーレラント・スマート・カード
    。 ８、前記公知のテストパターンにエラーが発生したとす
    ると、前記第２マイクロコントローラ手段が故障してい
    ると想定され、前記第１マイクロコントローラ手段が処
    理を継続し得るようにされていることを特徴とする請求
    項７に記載のフォールト・トーレラント・スマート・カ
    ード。 ９、前記公知のテストパターンにエラーが発生していな
    いとすると、前記第１マイクロコントローラ手段は故障
    していると想定されカードの故障がユーザーに示される
    ようになっていることを特徴とする請求項７に記載のフ
    ォールト・トーレラント・スマート・カード。 １０、フォールト・トーレラント・スマート・カードに
    対しサービス・アクセスを可能とするため前記第２マイ
    クロコントローラ手段に接続されたプライベート・アク
    セス・ポートを更に有していることを特徴とする請求項
    ９に記載のフォールト・トーレラント・スマート・カー
    ド。 １１、フォールト・トーレラント・スマート・カードに
    蓄積されたファンドの残高を示すために前記第２マイク
    ロコントローラ手段に接続され、更に前記プライベート
    ・アクセス・ポートに接続されそれを介してアクセス可
    能とされたファンド残余レジスタを更に有することを特
    徴とする請求項１０に記載のフォールト・トーレラント
    ・スマート・カード。１２、先のユーザーによりアドレ
    スされたユーザー識別メモリ配置の記録追跡を行うため
    に前記第１マイクロコントローラ手段に接続され、更に
    前記プライベート・アクセス・ポートに接続されそれを
    介してアクセス可能とされたアクセスアカウント手段を
    更に有することを特徴とする請求項１０に記載のフォー
    ルト・トーレラント・スマート・カード。 １３、前記第２マイクロコントローラ、前記第２メモリ
    、および前記ファンド残余レジスタが２次バッテリ電源
    に接続されていることを特徴とする請求項１１に記載の
    フォールト・トーレラント・スマート・カード。 １４、前記第２マイクロコントローラ、前記第２メモリ
    、および前記アクセスアカウント手段が２次バッテリ電
    源に接続されていることを特徴とする請求項１２に記載
    のフォールト・トーレラント・スマート・カード。 １５、前記第２メモリ内で単一ビット又は単一パス故障
    を検出および回避するよう前記第２メモリと協働するチ
    ェック・ビット手段を更に有していることを特徴とする
    請求項１０に記載のフォールト・トーレラント・スマー
    ト・カード。 １６、前記マイクロコントローラエラー検出手段が、前
    記第１および第２マイクロコントローラ手段の各出力信
    号を受けるエクスクルーシブ“ＯＲ”ゲートを更に有し
    、前記エクスクルーシブ“ＯＲ”ゲートは、前記マイク
    ロコントローラ出力信号間で矛盾が発生したとするとき
    にエラー信号を発生すべくトリガされていることを特徴
    とする請求項１に記載のフォールト・トーレラント・ス
    マート・カード。 １７、標準入カー出力インタフェイスと、 スマート・カード動作中に時間基準を与えるクロック手
    段と、 プログラムおよびデータ情報を蓄積する主メモリ手段と
    、 通常のスマート・カード機能を実施するために前記イン
    タフェイス、前記クロック手段、および前記主メモリ手
    段に接続された第１マイクロコントローラ手段と、 前記第１マイクロコントローラ手段、前記クロック手段
    、前記メモリ手段および第２メモリ手段に接続され、前
    記第１マイクロコントローラ手段と同期して通常のスマ
    ート・カード機能を実施する第２マイクロコントローラ
    手段と、 前記第１および第２マイクロコントローラ手段間の矛盾
    を検出すべく前記第１および第２マイクロコントローラ
    手段に接続されたマイクロコントローラエラー検出手段
    と、 フォールト・トーレラント・スマート・カードに対して
    プライベート・アクセスを行うよう前記第２マイクロコ
    ントローラ手段に接続されたプライベート・アクセス・
    ポート手段とを有することを特徴とするフォールト・ト
    ーレラント・スマート・カード。 １８、前記マイクロコントローラ・エラー検出手段によ
    りエラーを検出した時、前記第１マイクロコントローラ
    手段は凍結状態を保ち、前記第２マイクロコントローラ
    手段は前記第２メモリ手段の命令のもとに公知のテスト
    パターンを実行するよう前記主メモリ手段からは開放さ
    れていることを特徴とする請求項１８に記載のフォール
    ト・トーレラント・スマート・カード。 １９、前記公知のテストパターン中にエラーが発生した
    とすると、前記第２マイクロコントローラ手段は故障し
    ていると想定され前記第１マイクロコントローラ手段が
    処理を継続することが可能とされていることを特徴とす
    る請求項１８に記載のフォールト・トーレラント・スマ
    ート・カード。 ２０、前記公知のテストパターン中にエラーの発生がな
    かったとすると、前記第１マイクロコントローラ手段は
    故障と想定されフォールト・カード信号がユーザーに伝
    達されることを特徴とする請求項１８に記載のフォール
    ト・トーレラント・スマート・カード。 ２１、前記プライベート・アクセス・ポートが前記主メ
    モリ手段に内蔵された情報にアクセス可能とされている
    ことを特徴とする請求項２０に記載のフォールト・トー
    レラント・スマート・カード。 ２２、フォールト・トーレラント・スマート・カード内
    に残っている利用可能なファンドに関しての情報を蓄積
    するため前記第２マイクロコントローラ手段と前記プラ
    イベート・アクセス・ポート手段に接続されたファンド
    残余レジスタを更に有することを特徴とする請求項２１
    に記載のフォールト・トーレラント・スマート・カード
    。
JP1029579A 1988-02-08 1989-02-08 フォールト・トーレラント・スマート・カード Expired - Fee Related JP2922211B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US153391 1988-02-08
US07/153,391 US4908502A (en) 1988-02-08 1988-02-08 Fault tolerant smart card

Publications (2)

Publication Number Publication Date
JPH027184A true JPH027184A (ja) 1990-01-11
JP2922211B2 JP2922211B2 (ja) 1999-07-19

Family

ID=22547024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1029579A Expired - Fee Related JP2922211B2 (ja) 1988-02-08 1989-02-08 フォールト・トーレラント・スマート・カード

Country Status (9)

Country Link
US (1) US4908502A (ja)
EP (1) EP0328062B1 (ja)
JP (1) JP2922211B2 (ja)
AU (1) AU616936B2 (ja)
CA (1) CA1315408C (ja)
CH (1) CH679434A5 (ja)
DE (1) DE68914696T2 (ja)
FR (1) FR2626991B1 (ja)
GB (1) GB2215888B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503834A (ja) * 1999-06-23 2003-01-28 ギーゼッケ ウント デフリエント ゲーエムベーハー 半導体メモリチップモジュール

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3028815B2 (ja) * 1988-08-19 2000-04-04 株式会社東芝 携帯可能電子装置の伝送方法と携帯可能電子装置
JPH03171384A (ja) * 1989-11-30 1991-07-24 Sony Corp 情報読取装置
US5776278A (en) * 1992-06-17 1998-07-07 Micron Communications, Inc. Method of manufacturing an enclosed transceiver
USRE42773E1 (en) 1992-06-17 2011-10-04 Round Rock Research, Llc Method of manufacturing an enclosed transceiver
US7158031B2 (en) 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
JPH07502615A (ja) * 1992-10-22 1995-03-16 スキーデータ・アクチエンゲゼルシャフト データ媒体
AT400774B (de) * 1992-12-31 1996-03-25 Skidata Gmbh Datenträger
US5884292A (en) * 1993-05-06 1999-03-16 Pitney Bowes Inc. System for smart card funds refill
US5557516A (en) * 1994-02-04 1996-09-17 Mastercard International System and method for conducting cashless transactions
US5489014A (en) * 1994-08-03 1996-02-06 Journomat Ag Apparatus for checking coins and reading cards in an article vending machine
US6012634A (en) * 1995-03-06 2000-01-11 Motorola, Inc. Dual card and method therefor
US6151590A (en) * 1995-12-19 2000-11-21 Pitney Bowes Inc. Network open metering system
US6157919A (en) * 1995-12-19 2000-12-05 Pitney Bowes Inc. PC-based open metering system and method
US5704046A (en) * 1996-05-30 1997-12-30 Mastercard International Inc. System and method for conducting cashless transactions
US5898785A (en) * 1996-09-30 1999-04-27 Pitney Bowes Inc. Modular mailing system
US5988510A (en) * 1997-02-13 1999-11-23 Micron Communications, Inc. Tamper resistant smart card and method of protecting data in a smart card
FR2761802B1 (fr) 1997-04-08 1999-06-18 Sgs Thomson Microelectronics Ensemble de deux memoires sur un meme circuit integre monolithique
US5963928A (en) * 1997-07-17 1999-10-05 Pitney Bowes Inc. Secure metering vault having LED output for recovery of postal funds
US6339385B1 (en) 1997-08-20 2002-01-15 Micron Technology, Inc. Electronic communication devices, methods of forming electrical communication devices, and communication methods
US6109530A (en) * 1998-07-08 2000-08-29 Motorola, Inc. Integrated circuit carrier package with battery coin cell
US6273339B1 (en) 1999-08-30 2001-08-14 Micron Technology, Inc. Tamper resistant smart card and method of protecting data in a smart card
US6284406B1 (en) 2000-06-09 2001-09-04 Ntk Powerdex, Inc. IC card with thin battery
DE20020635U1 (de) * 2000-11-28 2001-03-15 Francotyp-Postalia AG & Co., 16547 Birkenwerder Anordnung zur Stromversorgung für einen Sicherheitsbereich eines Gerätes
IL163757A0 (en) * 2003-04-15 2005-12-18 Nds Ltd Secure time element
CN1315054C (zh) * 2003-12-24 2007-05-09 上海华虹集成电路有限责任公司 一种智能卡仿真卡
FR2869430A1 (fr) * 2004-04-27 2005-10-28 St Microelectronics Sa Controle de l'execution d'un algorithme par un circuit integre
US8055936B2 (en) * 2008-12-31 2011-11-08 Pitney Bowes Inc. System and method for data recovery in a disabled integrated circuit
US8060453B2 (en) * 2008-12-31 2011-11-15 Pitney Bowes Inc. System and method for funds recovery from an integrated postal security device
KR101778306B1 (ko) 2011-03-11 2017-09-13 한양대학교 에리카산학협력단 시공간적 개념을 사용하는 메모리 폴트 시뮬레이션 방법 및 장치
EP2746952B1 (en) * 2012-12-18 2017-02-08 Neopost Technologies Secured management of traces in a mail processing device
US11099748B1 (en) * 2018-08-08 2021-08-24 United States Of America As Represented By The Administrator Of Nasa Fault tolerant memory card

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155366A (ja) * 1984-08-27 1986-03-19 Sawafuji Electric Co Ltd 内燃機関の点火装置
JPS62242287A (ja) * 1986-04-15 1987-10-22 Nec Corp Ｉｃカ−ド

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633039A (en) * 1980-12-29 1986-12-30 Gte Communication Systems Corp. Master-slave microprocessor control circuit
US4353064A (en) * 1981-01-14 1982-10-05 Honeywell Inc. Battery operated access control card
WO1985002698A1 (en) * 1983-12-12 1985-06-20 Parallel Computers, Inc. Computer processor controller
US4598356A (en) * 1983-12-30 1986-07-01 International Business Machines Corporation Data processing system including a main processor and a co-processor and co-processor error handling logic
US4614861A (en) * 1984-11-15 1986-09-30 Intellicard International, Inc. Unitary, self-contained card verification and validation system and method
AU568977B2 (en) * 1985-05-10 1988-01-14 Tandem Computers Inc. Dual processor error detection system
JPS6246483A (ja) * 1985-08-22 1987-02-28 Casio Comput Co Ltd Ｉｃカ−ドにおけるデ−タ書込み方式
US4845351A (en) * 1985-09-30 1989-07-04 Casio Computer Co., Ltd. IC card
US4760534A (en) * 1985-12-26 1988-07-26 Pitney Bowes Inc. Mailing system with postage value transfer and accounting capability
US4829166A (en) * 1986-12-01 1989-05-09 Froelich Ronald W Computerized data-bearing card and reader/writer therefor
US4859837A (en) * 1987-03-23 1989-08-22 Halpern John Wolfgang Portable data carrier incorporating manually presettable processing modes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155366A (ja) * 1984-08-27 1986-03-19 Sawafuji Electric Co Ltd 内燃機関の点火装置
JPS62242287A (ja) * 1986-04-15 1987-10-22 Nec Corp Ｉｃカ−ド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503834A (ja) * 1999-06-23 2003-01-28 ギーゼッケ ウント デフリエント ゲーエムベーハー 半導体メモリチップモジュール

Also Published As

Publication number Publication date
CA1315408C (en) 1993-03-30
US4908502A (en) 1990-03-13
FR2626991A1 (fr) 1989-08-11
CH679434A5 (ja) 1992-02-14
EP0328062A3 (en) 1991-09-18
FR2626991B1 (fr) 1992-08-28
GB8902765D0 (en) 1989-03-30
DE68914696T2 (de) 1994-09-01
JP2922211B2 (ja) 1999-07-19
AU2972389A (en) 1989-08-10
GB2215888A (en) 1989-09-27
GB2215888B (en) 1992-08-26
DE68914696D1 (de) 1994-05-26
AU616936B2 (en) 1991-11-14
EP0328062A2 (en) 1989-08-16
EP0328062B1 (en) 1994-04-20

Similar Documents

Publication Publication Date Title
JPH027184A (ja) フォールト・トーレラント・スマート・カード
KR100848254B1 (ko) 메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법
US5410545A (en) Long-term storage of controller performance
US5293386A (en) Integrated semiconductor memory with parallel test capability and redundancy method
EP1255197B1 (en) System and method for correcting soft errors in random access memory devices
JPH11317096A (ja) 複合半導体メモリ装置のセルフテスト回路及びこれを用いたセルフテスト方法
US5559992A (en) Apparatus and method for protecting data in a memory address range
CN101359513A (zh) 地址译码器故障的检测
KR100197761B1 (ko) Ic카드와 ic카드 억세스 처리방법
JPH03248249A (ja) Ｉｃメモリカード
US4774712A (en) Redundant storage device having address determined by parity of lower address bits
US6636943B1 (en) Method for detecting continuity modules in a direct Rambus DRAM subsystem
JPH0196898A (ja) 自己診断機能付き半導体記憶装置
JP3253296B2 (ja) 記憶装置及びデータ処理装置
GB2220091A (en) A memory error protection system
JP3512442B2 (ja) 記憶装置の試験用エラー発生制御装置
US5222232A (en) Apparatus and method for monitoring prom access in a microcomputer
JPS6314440B2 (ja)
JPH03147162A (ja) 交代メモリーへの自動切替え方式
CN101243402A (zh) 用于控制或调节至少部分安全关键处理的微处理器系统
JPH03502619A (ja) データバスイネーブルベリフィケーションロジック
JPS581258A (ja) 磁気デイスク装置のエラ−デ−タ保持方式
JPS6188359A (ja) ワンチツプマイクロコンピユ−タ
JP2554117B2 (ja) 車種データ処理装置
JPS62266602A (ja) システムパラメ−タの設定ガ−ド装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees