JPH0272392A - アクティブマトリクス型表示装置の検査及び修正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は平面表示装置に係り、特に補助容量を有するア
クティブマトリクス型表示装置の検査及び修正方法に関
する。

〔従来の技術〕

ＴＰＴなどのスイッチング素子と液晶あるいはエレクト
ロルミネッセンス等を組合せたアクティブマトリクスは
、＋３　、　Ｊ　、　Ｌｅｃｈｅｒらが、プロシーディ
ング、アイ・イー・イー・イー・５９　ｙ’　１５６６
（１９７１）　（Ｐｒｏｃ、ＩＥＥＥ５９．１５６６（
１９７１乃に発表されて以来、各種の方式について研究
が続けられ、液晶デイスプレィは実用化の段階に達した
。

画素部の基本構成は、１画素に１個のＴＰＴを設けて液
晶等を駆動する構造である。

第８図に具体的な構成図を示す。ガラスのような透明の
アクティブマトリクス基板１に、多結晶シリコンあるい
は非晶質シリコンからなるＴＰＴのスイッチング素子２
を各画素に配し、信号線３及び走査線４でマトリクス状
に接続する。このアクティブマトリクス基板１と対向基
板の共通電極５との間に液晶を封入して液晶セル６を形
成する。

走査線４に順次信号を加え、信号線３に信号電圧を加え
、液晶セル６に電圧を加えて光の透過率を制御して表示
を行なう。

第９図は画素のスイッチング素子２近傍の断面形状を示
す。アクティブマトリクス基板１に例えば多結晶シリコ
ン７を形成し島状に加工する。ここにゲート絶縁膜８．
多結晶シリコンゲート９、トレイン電極１１、ソース電
極１２、絶縁膜１０、透明電極１３を形成して成る。

以上の様なアクティブマトリクス型液晶表示装置におい
て、例えば対角５インチの表示領域に約１０万個のスイ
ッチング素子２と、約６５０本の走査線４と信号線３が
形成されている。この様な大型基板において、無欠陥を
達成するのは難しく、歩留りが問題となる。例えばＴＰ
Ｔ素子に欠陥が発生した場合には点欠陥が発生する。ま
た、断線等が発生した場合には線欠陥が発生し、表示素
子としての商品価値を失う。

これらの欠陥の存在を知るには、アクティブマトリクス
基板に対向ガラスを積層し、液晶を封入してデイスプレ
ィの形状とした後、目視あるいは光学的測定により欠陥
の存在を知る方法がある。

または特開昭５７−３８４９８号に記載されているよう
に、画素または配線に付いた寄生容量に蓄積された電荷
量の変化量を測定することにより、配線間の短絡等を検
出する方法等が提案されている。

〔発明が解決しようとする課題〕

上記第１の従来技術においては、欠陥の有無の判定はで
きるが、それを修正することは非常に難しい。また欠陥
液晶に対しては無駄な液晶工程を施したことになり、生
産性の低下の原因となる。

また後者の方法は、液晶封入前にＴＰＴ基板を検査する
ことが可能であるが、基板内に存在する浮遊容量を用い
ていることなどにより、ＴＰＴ特性まで正確に知ること
が不可能である。またＴＰＴ素子の特性を正確に知るた
めには、画素部の透明電極上に探針を接触せしめ、諸特
性を測定することが最も確実な方法であるが、表示画素
数が膨大なデイスプレィにおいては測定時間が長時間と
なり、また探針等の機械的な接触により表面に傷などを
生じせしめるため、実用的な方法とはいえない。

本発明の目的は、ＴＰＴ基板が完成した時点で確実な検
査を可能とし、その不良モード、不良位置を判別できる
検査法を提供することにある。

〔課題を解決するための手段〕

上記目的は、ＴＰＴ基板に作り込まれた画素補助容量共
通電極を第３の測定端子として使うことによって達成さ
れる。

〔作用〕

補助容量はスイッチング素子に容量結合しており、スイ
ッチング素子を介してこの補助容量に充放電される電流
信号を観測することにより、確実にスイッチング素子及
びアクティブマトリクスの動作を評価することができる
。

〔実施例〕

以下本発明の実施例を第１図〜第５図において説明する
。

まず第１図に補助容量付アクティブマトリクス基板の基
本構成を示す。補助容量１４が、液晶セル６と並列に配
置され、補助容量共通電極１７で外部に引き出され電位
が固定されている。この構造において、液晶セル６に印
加された電圧は同時にも補助容量１４にも書き込まれる
。通常補助容量１４の静電容量は液晶セル６の数倍以上
と大きく、液晶セル６又はスイッチング素子２のリーク
電流を補償することから、液晶セル６に印加された電圧
を正常に保持し、表示品質の信頼性を高めることが知ら
れており、製品化された液晶表示装置にはこの補助容量
が形成されている。

第２図は、スイッチング素子２の近傍の断面図を示す。

ＴＰＴ領域の構造は第９図とは同じであり、層間膜１５
．補助容量透明電極１６、補助容量共通電極１７を有す
る点が特徴である。

第３図は本発明を実施するための、アクティブマトリク
ス基板評価法の概略構成を示す。垂直走査回路１８、水
平走査回路１９を介して走査線４及び信号線３、補助容
量共通電極１７が評価装置に接続されている。接続には
プローブ法、フレキシブル配線等が用いられる。この構
成において、補助容量共通電極１７に入力した電圧波形
により補助容量１４に書き込まれる電流波形を、走査に
よりスイッチング素子２を切り替えながら評価すること
により、アクティブマトリクス基板の特性評価を行なう
ことができる。

第４図は本発明による具体的なスイッチング素子の特性
評価法を示す。テスト電圧発生器２１により、補助容量
１４に電圧を印加する。この間にゲート電圧発生器２２
によりゲートをオン状態とする。この信号に同期させて
流れる電流を電流測定器２３で測定することにより、ス
イッチング素子２の特性を評価できる。

第５図は第４図における具体的な電圧電流波形を示す。

（ａ）Ｖｔは印加されるテスト電圧波形である。この電
圧が印加されている間に（ｂ）Ｖａを印加するとＴＰＴ
のゲートがオン状態となる。

この時流れる電流波形が（ｃ）１１の時は正常なＴＰＴ
動作を示している。（ｄ）Ｉｚの場合、Ｖａがオフとな
っても電流が流れており、ソース・ドレイン間がショー
ト状態であることを示す。

（ｅ）Ｉａの波形は電流が流れないことを示しており、
ソース・ドレイン間が開放状態、信号線又は走査線の断
線を示す。前者後者の分離は、複数のＴＰＴを走査して
評価することで分離できる。

例えば、又又はＹ方向に走査して連続して評価を行ない
、特定位置を境界として連続して（、）のモードが続い
た場合、その境界部分で断線があることがわかる。（Ｑ
）〜（ｅ）の具体的な判定は、Ｘ又はＹ点の電流値を比
較することで可能である。

補助容量の層間膜耐圧が不良な場合は、テスト電圧によ
る（ａ）と同様な波形の大きな電流が流れることから、
この電流レベルを検出することができる。また信号線と
操作線のクロス部分の耐圧が不良の場合は、Ｖａに同期
した波形の大きな電流が流れるため、この電流レベルを
検出することで、その位置とともに検出できる。さらに
スイッチング素子２の保持特性は、補助容量を充電し。

所定時間保持させた後再びスイッチング素子をオンさせ
、補助容量の電圧又は電流を評価することで検査できる
。なお、クロス部分の耐圧は、補助容量を介さなくても
評価は可能である。

以上め実施例においては、テスト電圧を補助容量共通電
極側から入れたが、逆に、信号線側からテスト電圧を入
れ、補助容量共通電極側から電流波形を観察しても良い
。またテスト電圧、電流波形も測定法、測定器、評価対
象によって任意に選択できる。

次に第６図において、本発明の応用例を述べる。

この例では表示部分を駆動するための垂直、水平回路が
、スイッチング素子と同一の透明基板に内蔵された場合
であり、この回路を評価に利用することを特徴とする。

測定現理は第４図、第５図で述べた内容と同一であるが
、内蔵垂直走査回路２４、内蔵水平走査回路２５を使う
ことにより、評価装置２０への外部接続数を減少でき、
検査効率を」二げることかできる。この場合も、テスト
信号は、補助容量共通電極側、内蔵水平走査回路側、い
ずれから入れても良い。また表示領域の駆動用の回路以
外に検査を容易にする補助回路、端子等を設けることも
有効である。例えば補助容量共通電極を複あつブロック
に分割しておき、これを走査するための回路を設けるこ
とができる。

次に液晶表示装置以外の応用例としてエレクトロルミネ
ッセンス（Ｅ　Ｌ）素子を第７図において示す。第２図
と同様ＭＯＳ型のスイッチング素子のソース側透明電極
１３の上に発光層２６、上部透明電極２７が形成され、
ＥＬセル２８が構成されている。この場合も液晶セルと
同様にアクティブマトリクス方式で駆動できる。また補
助容量を形成し、液晶セルと同様に表示の信頼性、安定
性を高めることができる。この例でも、第３〜第６図に
示した方法で同様な検査を実施することができる。

以上述べた実施例では、スイッチング素子として多結晶
シリコンＭＯ３ＦＥＴについて述へたが、半導体材料、
スイッチング素子の構造に限定されるものではない。

また、本発明によって得られた不良モード、不良位置を
基に、断線部の修理、ショート部の分離。

不良スイッチング素子の切り離し、耐圧不良補助容量部
の絶縁化等の修正が可能である。たとえば、配線の切断
部はメタルのレーザＣＶＤ等により修復できる。クロス
部分のショートは、上部配線の除去、層間絶縁膜の局部
ＣＶＤ、上部配線の再配線による接続の手段を踏むこと
により修複が可能である。不良スイッチング素子は、レ
ーザビーム、集束イオンビーム、電子ビーム等で切断分
離が可能である。耐圧不良の補助容量部は、不良部の透
明電極をレーザビーム等を使い環元除去する、又はさら
に局所的に絶縁膜を形成する等で修正できる。

〔発明の効果〕

本発明によれば、表示装置基板の不良モード、不良位置
を特別な手段を新たに用いずに確実に検査できる。また
この結果、不良部分の修正も可能となる。

【図面の簡単な説明】

第１図、第３図、第６図は本発明を説明するためのアク
ティブマトリクス基板平面概念図、第２図は本発明を説
明するためのスイッチング素子近傍断面図、第４図は本
発明を実施するための測定回路図、第５図は本発明を説
明するためのテスト電圧、電流波形図、第７図は本発明
の応用例を示すスイッチング素子近傍断面図、第８図及
び９図は従来例を説明するためのアクティブマトリクス
基板平面概念図及びスイッチング素子近傍断面図を示す
。 １・・・アクティブマトリクス基板、２・・・スイッチ
ング素子、１３・・・透明電極、１４・・補助容量、１
５・・層間膜、１６・・・補助容量透明電極、１７・・
補助容量共通電極。 第 図 第４図 ７丁 第５図 （ｅ） 工３ 第３図 第 図 第７図 ２ｇ

Claims (1)

1. 【特許請求の範囲】 １、補助容量を有するアクティブマトリクス型表示装置
   において、補助容量用共通電極を前記表示装置の検査用
   電極として使うことを特徴とするアクティブマトリクス
   型表示装置の検査方法。 ２、第１項において、補助容量が画素電極と、独立した
   単一又は複数の補助容量用電極で構成されたことを特徴
   とするアクティブマトリクス基板の検査方法。 ３、第１項または第２項において、表示装置が駆動回路
   を内蔵していることを特徴とするアクティブマトリクス
   型表示装置の検査方法。 ４、第３項において、内蔵した駆動回路を検査手段とし
   て使用することを特徴とするアクティブマトリクス型基
   板の検査方法。 ５、第１項、第２項、第３項または第４項において、検
   査のための補助回路、端子等検査のための補助手段を有
   することを特徴とするアクティブマトリクス基板の検査
   方法。 ６、第１項から第５項において、断線、ショート等の不
   良モードとその位置を検出することを特徴とするアクテ
   ィブマトリクス基板の検査方法。 ７、アクティブマトリクス型表示装置において、クロス
   部分ショートの修正を、上層導電体除去、絶縁膜修正、
   上層導電体の再接続で行なうことを特徴とするアクティ
   ブマトリクス型表示装置の修正方法。 ８、アクティブマトリクス型表示装置において、補助容
   量部のショートの修正をショート部上部電極の部分除去
   、又はさらに絶縁膜の修正、又はさらに上部電極の再形
   成で行なうことを特徴とするアクティブマトリクス型表
   示装置の修正方法。 ９、第７項、第８項の修正方法が、第６項の検査結果に
   基づいて行なわれることを特徴とするアクティブマトリ
   クス型表示装置の修正方法。 １０、第１項から第９項におけるスイッチング素子が、
   単結晶又は多結晶又は非晶質の半導体を使う薄膜トラン
   ジスタであることを特徴とするアクティブマトリクス型
   表示装置の検査及び修正方法。 １１、第１０項において、半導体がシリコンであること
   を特徴とするアクティブマトリクス型表示装置の検査及
   び修正方法。 １２、第１項から第１１項における表示装置が、液晶を
   用いることを特徴とするアクティブマトリクス型表示装
   置の検査及び修正方法。 １３、第１項から第１１項における表示装置が、ＥＬを
   用いることを特徴とするアクティブマトリクス型表示装
   置の検査及び修正方法。 １４、第１項から第１３項の検査及び修正を行なつたこ
   とを特徴とするアクティブマトリクス型表示装置。 １５、第１項から第１３項の検査、修正、修正確認の機
   能を有することを特徴とするアクティブマトリクス型表
   示装置の検査、修正装置。