JPH01102498A - アクティブマトリックス基板の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示パネル装置とくに液晶表示装置のアクティ
ブマトリックス基板の試験方法、すなわち行列状に配列
された画素ごとに設けられた画素電極と行１列いずれか
一方向に並んだ画素電極に対して共通に設けられた走査
電極との間に表示駆動素子が画素ごとに接続されてなる
アクティブマトリックス基板を試験する方法に関する。

〔従来の技術〕

よく知られているように表示パネル装置を大面積化しか
つ高表示密度化する上で、トランジスタ。

ダイオード、非線形素子などの表示駆動素子を基板内に
組み込んだアクティブマトリックス方式の表示パネル装
置が有利であり、比較的小唯積のものからその実用化が
進みつつある。かかる表示パネル装置のアクティブマト
リックス基板に組み込まれる表示駆動素子には２端子素
子と３端子素子があり、その概要を第６図に示す。

同図（畠）は２端子の表示駆動素子を組み込んだアクテ
ィブマトリックス基板の等価回路であり、行列状に配列
された画素電極ｌＯのそれぞれに付属して２端子表示駆
動素子２１が設けられ、図の左右方向であろ行方向に並
んだ画素電極に対して共通に設けられた走査電極３０と
各画素電極１０との間にこの２端子表示駆動素子２１が
それぞれ接続されている。走査電極３０はいわば垂直走
査電極であって、これに対する水平走査電極２は図でａ
Ｘで示されたようにアクティブマトリックス基板と対向
されるもう一方の基板上に図示のように列方に延びる画
素電極とほぼ同じ幅をもつ条の形状をもっている。ある
画素に表示をさせるにはそれぞれ特定の垂直走査電極３
０と水平走査電極２との間に表示電圧を掛ければよく、
これによって２端子表示駆動素子が動作して画素電極ｌ
Ｏと水平走査電極２との間の表示媒体に表示電圧が掛か
ってその画素の表示が行なわれる。

同図（ロ）°は３端子の表示駆動素子２２を組み込んだ
アクティブマトリックス基板の等価刺路であり、この場
合には垂直走査電極と水平走査電極とがともにアクティ
ブマトリックス基板に組み込まれる。

図の走査電極３０が水平走査電極であって、これと各画
素電極１０とに３端子表示駆動素子２２の主端子。

例えば駆動素子が電界効果トランジスタである場合はそ
のソースとドレインがそれぞれ接続される。

垂直走査電極３１はいわばｗｔｍ線であって、各３端子
表示駆動素子２２の制御端子例えば電界効果トランジス
タのゲートがこれに接続される０表示用の駆動電圧は走
査電８ｉ３０ともう一方の基板側の図で鎖線で示された
平電橿３との間に与えられ、垂直走査電Ｂ１３１に乗せ
られる表示信号に応じた表示電圧が３端子表示駆動素子
２２を介して画素電極１０に加わり、これによって駆動
電圧を与えた走査電極３０と表示信号を乗せた垂直走査
電極３１との交点に対応する画素に表示がなされる。

２端子、３端子に拘らず表示駆動素子はいずれもアクテ
ィブマトリックス基板に容易に組み込みうる薄膜の素子
であって、２端子表示駆動素子には非晶質シリコンのｆ
ｉ膜ダイオードやＭＩＭ　（金属−絶縁体−金属）の薄
膜素子が用いられ、３端子表示駆動素子には非晶質や多
結晶のシリコンの薄膜トランジスタが用いられ、いずれ
も数μから十数μ程度の大きさとされる。

以上のようなアクティブマトリックス基板上の画素電極
、走査電極および表示駆動素子はその被着ないしは成長
のほか、相互接続用の接続膜と金わせて数回のフォトプ
ロセスを経て作り込まれるが、各フォトプロセスの条件
不良や暗度不足によってとくに表示駆動素子周りで欠陥
が発生するこ”とがある、比較的大形の表示パネル装置
では、その画素が例えば４００行、６４０列で配列され
るので、最も簡単な白黒表示の場合でも画素の総数が約
２５万個になり、カラー表示の場合はこの３倍となる。

一方、現在の進んだフォトプロセス技術を用いても欠陥
発生率を１０−ｓ以下にすることはまだかなり困難なの
で、１枚の表示パネル装置内に数個ないし数十個の欠陥
が発生することは避けられず、実用的にはこの欠陥数が
許容値以下のものは良品とされる。欠陥の種類としては
表示駆動素子の短絡欠陥が主で、断線欠陥がこれに次ぐ
。

このようにアクティブマトリックス基板内に若干の欠陥
が発生することは今の所不可避なので、その製作に当た
っては基板の完成時に必ず試験をする要がある。最も簡
単な試験法は表示パネル装置に組み立ててしまりでから
表示試験をすることであるが、このためにはアクティブ
マトリックス基板と相手方基板とを相互接着して、それ
らの間に表示媒体を封入する要があるので、組み立てに
手間が掛かる上に不良が出たときには全部を廃棄するし
かない、従って表示パネル装置に組み立ててしまう前に
アクティブマトリックス基板単独の形で試験をしてその
良否を判定することが望ましく、アクティブマトリック
ス基板をかかる単独の状態で試験する従来方法の例を第
７図に示す。

第７図はアクティブマトリックス基板１の表示駆動素子
２０が２端子素子である場合を示し、試験用に探針４ａ
を多数個備えた可動治具４を用いる。

探針４ａの先端は列方向に並ぶ画素電極１０にそれぞれ
接触され、各探針４ａは図の下側に示した切換スイッチ
５の被切換接点にそれぞれ接続されている。

走査電極３０は図のように共通接続され、この共通接続
点と切換スイッチ５の切換接点との間に電流検出器６と
試験電圧［７とが接続される。容易にわかるように、切
換スイッチ５を順次切り換えながら各表示駆動素子２０
に流れる電流を電流検出器６によって測定し、電流が過
大なときは短絡欠陥とし、過小なときは断線欠陥と判定
する。１列に並ぶ画素の試験を終えたのち、可動治具４
は図で矢印Ｍで示すように左右方向に移動させて、アク
ティブマトリックス基板１上の全画素について試験が終
わるまでこれを繰り返犬す。

〔発明が解決しようとする問題点〕

ところが上述のような従来の試験方法では、アクティブ
マトリックス基板が小形のものである内はよいが、大形
にな、って来ると試験すべき画素が多くなって、試験に
非常に長時間を要する問題がある。この原因の一半は前
述のように各表示駆動素子が小形でその正規の電流値が
１０−９〜１〇−目＾と微小な点にあって、かかる微小
電流を画素ごとに測定してその良否を判定しなければな
らないので、画素１点あたりの試験時間が比較的長くな
ることにある。この１点あたりの試験時間を電流測定法
を工夫しかつ切換スイッチを電子化して切換速度を早め
ても、正確な欠陥の有無の判定には画素あたり０．１〜
０．２秒を要する。いま、この時間を仮に０．１秒／点
とし、画素数を前述の約２５万個とすると、可動治具の
移動に必要な時間を除外しても試験に必要な時間は７時
間にもなる。

本発明はこの問題を解決して、アクティブマトリックス
基板を短時間内に試験することができる実用的な方、法
を提供することを目的とする。

〔問題点を解決するための手段〕

この目的は本発明によれば、前述のように行列状に配列
された画素ごとに設けられた画素電極と行１列いずれか
一方向に並んだ画素電極に対して共通に設けられた走査
電極との間に表示駆動素子が画素ごとに接続されたアク
ティブマトリックス基板を試験する手段として、木板内
の他方向に並ぶ画素１！極にそれぞれ対応して試験用表
示素子を設けてなる試験用表示手段と該他方向に並ぶ画
素１電極のそれぞれと同時に回路的に結合可能な画素電
極結合手段とを設け、基板上の画素電極１衷示駆動素子
および走査電極の各直列回路に対して画素電極結合手段
および試験用表示手段の各試験用表示素子を直列に接続
して画素電極結合手段を他方向に並ぶ各画素電極と同時
に結合した状態で所定の試験電圧を加えるようにし、こ
の時に試験用表示手段内の各試験用表示素子が示す表示
状態から他方向に並ぶ各画素を同時に試験するとともに
画素電極結合手段の他方向に並ぶ画素電極との結合状態
を前記一方向にずらせながら基板内の全画素を試験する
ことによって達しられる。

〔作用〕

以下、第１図を参照しながら上記構成のもつ作用を説明
する。第１図＋８）、（ｂｌに示されたアクティブマト
リックス基板１には画素電極１０がｍ列、ｎ行に行列配
置されており、その一方向１図では行方向に並ぶ画素電
極に共通に走査電極３ｏが設けられ、各画素電極ｌＯと
走査電極３ｏとの間には図の場合には２端子素子である
表示駆動素子２ｏがそれぞれ接続されている。

第１図（ａｌにおいてアクティブマトリックス基板１の
右側に示された試験用表示手１段４αは、行列の他方向
である列方向に並ぶ画素電極１ｏに対応してｎ個の試験
用表示素子４１〜４ｎを備え、各試験用表示素子は列方
向に並ぶ画素電極１ｏに対応する走査電極３０とそれぞ
れ接続されている０画素電極結合手段５０は前の第８図
における可動治具４と対応するもので、例えばｎ個の探
針５１を備え、これらの探計５１の先端をそれぞれ対応
する画素電極と接触させることにより、画素電極のそれ
ぞれと同時に回路結合される。しかし、第１図（ａ）の
場合は前の可動治具と興なりすべての探針５１は画素電
極結合手段５０に共通接続されていて、画素電極結合手
段５０は可撓性のリード６１を介して試験用電源７０の
一端と接続されている。この試験用電源７０の他端は試
験用表示手段４０の各試験用表示素子４１〜４ｎの共通
に接続され、これによって、試験用電源７０の試験電圧
Ｖｔが試験用表示素子４１〜４１ｔ’ｌ走査電極３０゜
表示駆動素子２０１画素電極１０および画素電極結合手
段５０からなる直列回路に加えられる。

前述のように画素電極結合手段５０は探計５１を介して
列方向に並ぶ各画素電極１０と同時にないしは一斉に接
触結合しているので、試験電圧ｖｔの印加により試験用
表示手段５０内の試験用表示素子４１〜４ｎには一斉に
表示がなされる。これかられかるように、本発明におけ
る試験用表示手段５０の試験用表示素子４１〜４ｎはい
わば列方向に並ぶ画素のかわ′りに表示を行なうもので
、これら試験用表示素子の表示の状態によって対応する
画素電極に付属する表示駆動素子の良否を判定すること
ができる。

従って、各試験用表示素子は各画素とほぼ同構造に構成
するのが望ましく、これによって実際の画素の表示と同
じ表示を試験用表示素子にさせることにより、最も実際
の表示に近い条件で表示駆動素子ないしは画素の良否を
判定することができる。

この良否の判定は実用的には目視であってよく、画素は
列方向に例えば４００個程並んでいるが、画素中に１個
でも欠陥があった場合には、試験用表示手段４０上に並
ぶ試験用表示素子の表示から簡単に欠陥ありの旨を検出
できる。もちろんこの欠陥検出を自動化することも可能
である。

以上で１列に並ぶ画素の試験が終わるので、次に第１図
ｔａ＋の矢印Ｍで示すように画素電極結合手段５０を図
で縦のａ線で示す位置に順次移動させて、同様の試験を
繰り返えせばよい、あるいは、画素電極結合手段５０を
図の縦の実線および鎖線の位置に設けておき、同図＋１
１．１に示す切換スイッチ６０の被切換接点にそれらの
画素電極結合手段５０をそれぞれ接続し、かつ切換接点
を試験用電源７０の一端と接続しておいて、切換指令Ｓ
Ｓにより試験用電源と接続される画素電極結合手段５０
を選択させるようにすることができる。

第１図世）の場合、画素電極結合手段５０がその結合子
として複数個の探針５１を備えるのは同じであるが、こ
れら探針５１は絶縁体５２により担持されて互いに絶縁
されていて、それぞれ可撓性のリード６１を介して試験
用表示手段４０の各試験用表示素子４１〜４ｎと接続さ
れている。これら試験用表示素子４１〜４ｎの共通電極
は試験用電源７０の一端と接続され、試験用を源７０の
他端はすべての走査電極３０に共通接続される。これに
より試験用電源７０の試験電圧Ｖｔは走査電極３０．表
示駆動素子２０９画素電極ｉｏ、　＠素電極結合手段５
０および試験用表示手段４０の各試験用表示素子４１〜
４ｎの直列回路に加えられ、同図（ａｌのときと同様に
試験用表示素子４１〜４ｎに表示が一斉になされ、これ
から列方向に並ぶ画素の良否が判定される０画素電極結
合手段５０を矢印Ｍの方向に順次移動させるのは同図（
Ｊｌ）の場合と同じである。

以上の記載かられかるように、本発明によれば前述の構
成にいうように、基板内の他方向に並ぶ画素電極にそれ
ぞれ対応して試験用表示素子を設けてなる試験用表示手
段と該他方向に並ぶ画素電極のそれぞれと同時に回路的
に結合可能な画素電極結合手段とを設けて、基板上の画
素電極１表示駆動素子および走査電極の各直列回路に対
して画素電極結合手段および試験用表示手段の各試験用
表示素子を直列に接続して画素電極結合手段を他方向に
並ぶ各画素電極と同時に結合した状態で所定の試験電圧
を加えることにより、表示パネル装置の各試験用表示素
子には列方向に並ぶ画素に対応する表示が一斉になされ
るので、それら試験用表示素子の表示状態から列方向に
並ぶ画素の良否を一度に従ってごく短時間内に試験する
ことができ、これによって本発明の課題が解決される。

〔実施例〕

以下、第２図から第５図までを参照しながら本発明のよ
り具体的な実施例を説明する。

第２図および第３図は画素電極結合手段５０の画素量８
ｉ１０との回路的な結合を静電的な容量結合により行な
う実施例を示すものである。第２図はこの容量結合の要
領を断面図で示すもので、図の下側にはアクティブマト
リックス基板のガラス基板１ａとその表面上に設けられ
た画素電極１０９表示駆動素子２０および走査電極３０
が示されている０図の左右方向がアクティブマトリック
ス基板の列方向であり、走査電極３０は図の前後方向で
ある行方向に延びているものとする０画素電極結合手段
５ｏは例えばガラスの板５２上に列方向に延びる金属等
の結合電８ｉ５３を設けた電極体であり、この結合電極
５３は第３図に示したようにその幅が画素電極１ｏの幅
とほぼ等しくされ、かつ行方向に並べてｍ個設けられて
いる。この画素電極結合手段５ｏは第２図に示すように
適当なスペーサ５２＆を介して結合電極５３と画素電極
１０との間が数十−程度になるように対置される。アク
ティブマトリックス基板１と画素電極結合手段５０とは
、図で一点鎖線で簡略に示された皿状の容器内に入れら
れ、この容器には液状の誘電体５４として誘電率の大な
アルコール類や純水が満たされる。結合電極５３と各画
素電極１０はこの誘電体５４を介してそれぞれキャパシ
タを形成し、これによって各結合電極５３は列方向に並
ぶ各画素電極１０と同時に容量結合される。なお、かか
る液状の誘電体を用いるかわりに、結合電極の表面に誘
電体膜をつけ、この誘電体膜を画素電極１０に直接に接
触させるようにしてもよい。

第３図に示すアクティブマトリックス基板１は前の第１
図と同じ構成のもので、その上にｍ列。

ｎ行に配列された画素電極１０中の列方向に並ぶｎ個の
画素電極１０はそれぞれ画素電極結合手段の結合電極５
３と並列的に容量結合されており、そのｎ個の走査電極
３０は図の右側に示された試験用表示手段４０の試験用
表示素子４１゛〜４ｎとそれぞれ接続されている。この
実施例では試験用表示手段４ｏ内にはその各試験用表示
素子４１〜４ｎに対応してフォトダイオード８１〜８ｎ
が設けられており、これらのフォトダイオードはすべて
直列接続され、直流電源７２の電圧により逆バイアスを
掛けられている。この逆バイアス状態の各フォトダイオ
ード８１〜８ｎは試験用表示素子４１〜４ｎに表示が出
たとき、それからの光を受けて導通される。かかるフォ
トダイオードは例えば非晶質シリコン薄膜を用いて小形
化することができる。一方、画素電極結合手段５０の各
結合１ｍ８ｉ！５３はその下側に示された切換スイッチ
６０の被切換接点にそれぞれ接続され、その内の１個が
計算８１１９Ｇから切換スイッチ６０に与えられる切換
指令ＳＳに応じて試験電圧Ｖｔを受ける切換接点と接続
される。切換スイッチ６０は図の簡略化のため接点式−
としたが実際には高速動作が可能なように電子回路化さ
れる。試験用電源７１はその枠内に示されたような正負
の方形波が繰り返えされる試験電圧Ｖｔを発生するもの
で、この波形の周期を指定するクロックパルスＣＰを計
算ａ９０から受けている。

この試験用電源７１は試験用表示手段４ｏの試験用表示
素子４１〜４ｎの共通電極と切換スイッチ６０により選
択された画素電極結合手段の結合電極５３との間に上述
の試験電圧Ｖｔを印加する。

ある結合電極５３が切換スイッチ６０により選択されて
試験電圧Ｖｔを受けたとき、その下に列方向に並ぶ画素
電極１０との容量結合を介して画素電極１０に試験電圧
Ｖｔが掛かり、試験用表示手段４０の試験用表示素子４
１〜４ｎに表示がなされる。この実施例ではこの試験用
表示素子の４１〜４ｎの表示は対応する画素に欠陥がな
いとき明であって、対応するフォトダイオード８１〜８
ｎが導通するので、選択された結合電極５３の下のすべ
ての画素が良であるときにのみ直列接続されたフォトダ
イオード８１〜８ｎに電流が流れ、この電流が検出抵抗
７３により検出されて計算機９０に読み込まれる。従っ
て、計算機９゜はこの電流の有無により列方向に並ぶ全
画素の良否を判定することができ、切換スイッチ６ｏに
逐次切換指令ＳＳを発して結合電極５３を選択しながら
それに対応する列の画素の良否を判定して記憶する。

この実施例の場合、列方向に並ぶ画素中に欠陥がある場
合、その欠陥が１個の画素だけにあるのか複数の画素に
あるのかを区別できないが、実際には１個の列中の複数
個の画素に同時に欠陥が発生する確率は非常に小さいの
で、実用上はふつうこれで充分である。

この実施例の場合、列方向に並ぶ画素の良否判定が高速
ででき、かつ切換スイッチも電子回路化して切換動作速
度を上げることができるので、アクティブマトリックス
基板内の全画素の試験を長くても数分以内に完了させる
ことができる。また、画素電極結合手段の画素電極、と
の容量結合は前の例における探針の接触結合よりも信頼
性が高いので、良否の判定結果に信鯨が置ける利点があ
る。

なお、試験用表示手段４０の試験用表示素子の表示を対
応画素が良のとき明とする要は必ずしもなく、画素が良
のときに暗で不良のときに−とすることができる。この
場合はフォトダイオード８１〜８ｎはすべて並列接続し
て、その並列回路に電流が検出されたとき列内の画素に
欠陥ありと判定するようにすればよい。

第４図と第５図は画素電極結合手段と画素電極とを放電
結合した実施例を示す、第４図の断面図に見られるよう
に画素電極結合手段５０はアクティブマトリックス基板
から数百−程度隔てて基板と平行に張られた金属の線な
いしは条５５を備え、この金属条５５はその両端が絶縁
体５６によって支えられ、基板側の画素電極ｌＯに対応
した位置に小突起５５ａを備える。金属条５５の小突起
５５ａと画素電極ｌＯとの間に低電圧下で放電りが起こ
りうるように、空気またはガス５７の圧力が適宜に調整
される。第５図かられかるようにこの実施例におけるア
クティブマトリックス基板１側の表示駆動素子はトラン
ジスタなどの３端子素子２２であって、走査電極３０は
列方向に並ぶｎ個の画素電極１０に対して共通に設けら
れ、行方向に並ぶｍ個の画素電極に対しては制御線電極
３１が設けられる。従って、画素電極結合手段の金属条
５５は行方向にｎ個設けられ、６それぞれ切換スイッチ
６０の被切換接点に接続される。試験用表示手段４０に
はｍ個の試験用表示素子４１〜４−が設けられて、それ
ぞれ走査電極３ｏと接続される。試験用電源７０はこの
試験用表示手段４０の試験用表示素子４１〜４ｍの共通
電極と切換スイッチ６０の切換接点との間に接続される
。ｎ本の制御線電極３０は共通接続されて、試験用電源
７０の電圧の調整抵抗７４を介する部分電圧が与えられ
る。この部分電圧は試験につごうのよい値に調整される
。

計算機９０から切換指令ＳＳを切換スイッチ６０に送っ
て任意の金属条５５に試験用電源７０からの試験電圧Ｖ
ｔを与えたとき、金属条５５の小突起５５ａとその下の
画素電極１０との間が放電りにより結合されて試験用表
示手段４０の試験用表示素子４１〜４園に一斉に表示が
なされる。この試験用表示手段４０内にはＣＯＤ方式な
どの電荷蓄積形の光センサアレイ８０が組み込まれてお
り、試験用表示素子４１〜４■の各表示内容を一種の読
み取り指令であるクロックパルスＣＰに同期してこの光
センサアレイ８０から計算機９０に読み込めるようにな
っている。従って、この実施例では計算機９０は試験用
表示素子４１〜４−の表示内容ないしはそれに基づく判
定結果を試験用表示素子ごとつまり画素ごとに記憶する
ことができ、またそれを同時にＣＲＴ装置等の付属の表
示装置９１に表示させることができる。計算［９０は切
換指令ＳＳにより画素の行を切り換えながら試験を進め
、試験終了時にはアクティブマトリックス基板内のすべ
ての画素に対する試験結果が計算機９０内に記憶され、
かつ表示装置９１上の表示として残っているので、それ
に基づいて試験されたアクティブマトリックス基板の良
否を綜合判定することができる。

この実施例では光センサアレイに電荷蓄積形のものを用
い、それからの読み出しを経時的に行なうので、前の第
３図の実施例よりは若干試験速度が落ちるが、基板内の
全画素の試験結果を記憶ないしは表示に残しうる利点を
有する。

以上の実施例の説明からもわかるように、本発明はこれ
らの実施例に限らず種々のＬｊ様で実施をすることがで
きる０例えば、試験用表示手段の試験用表示素子に行な
いしは列方向に並ぶ画素に対応する表示を一斉にさせた
後は、フォトセンサや光センサアレイを用いて自動的に
その表示内容を検出する必要がと（にあるわけではなく
、最も簡単には目視で各画素の良否を判定でき、あるい
は写真フィルムを用いて基板内の全画素に対する試験結
果を記録しておくことも可能である０画素電極結合手段
と画素電極との結合方法も実施例における探針による接
触結合、容量結合、放電結合のほか、公知の結合手段を
適宜利用することができ、この結合を行ないしは列方向
へずらせる手段も実施例における機械的方法や電気的方
法のほか両方法を併用することも可能である。また、試
験電圧の掛は方についても、表示パネル装置や表示駆動
素子の種類によって当然具なって来ることになり、とく
に表示駆動素子が逆並列接続ダイオードにより構成され
ている場合は、印加する試験電圧の極性によって試験用
表示手段の表示内容が異なって来ることがあるので、試
験電圧の極性ごとに試験ないしは良否の判定をするよう
にすれば、断線欠陥の方向性も区別して試験を進めるこ
とができる。

〔発明の効果〕

本発明では以上述べたように、行列状に配列された画素
ごとに設けられた画素電極と行１列いずれか一方向に並
んだ画素電極に対して共通に設けられた走査電極との間
に表示駆動素子が画素ごとに接続されたアクティブマト
リックス基板を試験するに際して、基板内の他方向に並
ぶ画素電極にそれぞれ対応して試験用表示素子を設けて
なる試験用表示手段と該他方向に並ぶ画素電極のそれぞ
れと同時に回路的に結合可能な画素電極結合手段とを設
け、基板上の画素電極１表示駆動素子および走査電極の
各直列回路に対して画素電極結合手段および試験用表示
手段の各試験用表示素子を直列に接続して画素電極結合
手段を他方向に並ぶ各画素電極と同時に結合した状態で
所定の試験電圧を加えるようにしたので、上記他方向で
ある列ないしは行方向に並ぶ画素に対応する表示を試験
用表示手段内の試験用表示素子に一斉に行なわせて、そ
れらの表示状態から該所定方向に並ぶ画素に対する試験
を同時にすませることができ、これによってアクティブ
マトリックス基板の試験に要する総時間を従来の１／１
００程度に短縮することができる。試験用表示手段はい
わば所定方向に並ぶ画素にかわって表示を行なうもので
あって、従来のように画素の表示駆動素子に流れる微小
電流をわざわざ測定するよりは、試験用表示手段に表示
をさせる方が動作がすうと早（むしろ正確であり、しか
も前述のように所定方向に並ぶ多数個の画素に対する試
験を同時並行的にすませることができる。

とくに、各試験用表示素子の構成を各画素と同構造にす
れば、試験用表示手段の表示が画素の実際の表示と実質
上同じになるので、本発明による試験はアクティブマト
リックス基板を表示パネル装置に組み立てた状態でする
試験と等価であり、この意味で本発明はアクティブマト
リックス基板単独の状態で行なわれる試験方法としては
、理想的でかつ恐ら（は最も実用的な方法を提供しうる
ということができる。

このような利点をもつ本発明によるアクティブマトリッ
クス基板の試験方法は、表示パネル装置が大形化してそ
の画素が増加するとともに上のコスト上および性能上の
効果を発揮することができ、アクティブマトリックス方
式の表示パネル装置の今後の一層の発展に貢献すること
が期待される。

【図面の簡単な説明】

第１図から第５図までが本発明に関し、第１図は本発明
によるアクティブマトリックス基板の試験方法を画素電
極結合手段として探針を用いた場合について原理的に示
すアクティブマトリックス基板を含む試験回路図、第２
図は画素電極結合手段に容量結合を利用した実施例にお
けるアクティブマトリックス基板と画素電極結合手段と
の結合状態を示す断面図、第３図は当該実施例における
アクティブマトリックス基板を含む試験回路図、第４図
は画素電極結合手段に放電結合を利用した実施例におけ
るアクティブマトリックス基板と画素電極結合手段との
結合状態を示す断面図、第５図は当該実施例におけるア
クティブマトリックス基板を含む試験回路図である。第
６図は本発明の対象であるアクティブマトリックス基板
の表示駆動素子に２端子素子および３端子素子を用いた
場合の等価回路図である。第７図は従来のアクティブマ
トリックス基板の試験方法を例示するアクティブマトリ
ックス基板を含む試験回路図である。 図において、 ｌニアクチイブマトリックス基板、ｌａミニガラス板、
２：水平走査電極、３：平電極、４：可動治具、４ａ：
探計、５Ｘ切換スイツチ、６：電流検出器、７：試験電
圧源、１０＋ｉｌ素電極、２Ｇ＋表示駆動素子、２１：
２端子表示駆動素子、２２：３端子表示駆動素子、３０
：走査電極、３１：ｌｌｌ制御型電極４０：試験用表示
手段、４１〜４＠Ｉｔ　４１〜４１ｎ：試験用表示素子
、５０＋画素電極結合手段、５１：探計、５２ニガラス
板、５２ａニスペーサ、５３：結合電極、５４：誘電体
、５５：金属条、５５ａ；小突起、５６：絶縁体、５７
：放電用ガス、６０：切換スイッチ、〕０，７１：試験
用電源、７２：直流電源、７３：検出抵抗、７４：調整
抵抗、８０：光センサアレイ、８１〜８ｆｉ：フォトダ
イオード、９０：計算機、９１：表示装置、ＣＰ：クロ
ックパルス、Ｄ：放電、ＳＳ：切換指令、Ｖｔ＋試験電
圧、である。 代Ｊｆ人ｒＩ理（山　口　　級

Claims (1)

1. 【特許請求の範囲】 １）行列状に配列された画素ごとに設けられた画素電極
   と行、列いずれか一方向に並んだ画素電極に対して共通
   に設けられた走査電極との間に表示駆動素子が画素ごと
   に接続されたアクティブマトリックス基板を試験する方
   法であって、基板内の他方向に並ぶ画素電極にそれぞれ
   対応して試験用表示素子を設けてなる試験用表示手段と
   該他方向に並ぶ画素電極のそれぞれと同時に回路的に結
   合可能な画素電極結合手段とを用い、基板上の画素電極
   、表示駆動素子および走査電極の各直列回路に対して画
   素電極結合手段および試験用表示手段の各試験用表示素
   子を直列に接続して画素電極結合手段を他方向に並ぶ各
   画素電極と同時に結合した状態で所定の試験電圧を加え
   、試験用表示手段内の各試験用表示素子が示す表示状態
   から他方向に並ぶ各画素を同時に試験するとともに画素
   電極結合手段の他方向に並ぶ画素電極との結合状態を前
   記一方向にずらせながら基板内の全画素を試験しうるよ
   うにしたことを特徴とするアクティブマトリックス基板
   の試験方法。 ２）特許請求の範囲第１項記載の試験方法において、試
   験用表示手段の各試験用表示素子を基板側の各走査電極
   とそれぞれ接続するようにしたことを特徴とするアクテ
   ィブマトリックス基板の試験方法。 ３）特許請求の範囲第１項記載の試験方法において、画
   素電極結合手段が他方向に並ぶ各画素電極とそれぞれ個
   別に結合する互いに絶縁された結合子からなり、試験用
   表示手段の各試験用表示素子を画素電極結合手段の該各
   結合子とそれぞれ接続するようにしたことを特徴とする
   アクティブマトリックス基板の試験方法。 ４）特許請求の範囲第１項記載の試験方法において、試
   験用表示手段の試験用表示素子が基板側の各画素とほぼ
   同構造に構成されることを特徴とするアクティブマトリ
   ックス基板の試験方法。 ５）特許請求の範囲Ｉ項記載の試験方法において、画素
   電極結合手段が各画素電極と探針の接触により結合され
   ることを特徴とするアクティブマトリックス基板の試験
   方法。 ６）特許請求の範囲第１項記載の試験方法において、画
   素電極結合手段が電極体として形成され、該電極体を誘
   電体を挟んで各画素電極と対峙させることにより画素電
   極結合手段が各画素電極と静電的に容量結合されること
   を特徴とするアクティブマトリックス基板の試験方法。 ７）特許請求の範囲第６項記載の試験方法において、誘
   電体として液体が用いられることを特徴とするアクティ
   ブマトリックス基板の試験方法。 ８）特許請求の範囲第７項記載の試験方法において、誘
   電体としてアルコール類が用いられることを特徴とする
   アクティブマトリックス基板の試験方法。 ９）特許請求の範囲第７項記載の試験方法において、誘
   電体として純水が用いられることを特徴とするアクティ
   ブマトリックス基板の試験方法。 １０）特許請求の範囲第１項記載の試験方法において、
   画素電極結合手段が画素電極との間の放電により各画素
   電極と結合されることを特徴とするアクティブマトリッ
   クス基板の試験方法。 １１）特許請求の範囲第１項記載の試験方法において、
   画素電極結合手段を機械的に移動させることにより、画
   素電極結合手段の他方向に並ぶ画素電極との結合状態が
   一方向にずらされることを特徴とするアクティブマトリ
   ックス基板の試験方法。 １２）特許請求の範囲第１項記載の試験方法において、
   画素電極結合手段が他方向に並ぶ画素電極の複数個の群
   に対して並設され、該複数個の画素電極結合手段を回路
   的に切り換えることにより、画素電極結合手段の他方向
   に並ぶ画素電極との結合状態が一方向にずらされること
   を特徴とするアクティブマトリックス基板の試験方法。