JPH0272408A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子機器の動作制御をシーケンス命令に従っ
て行うプログラマブルコントローラに関する。

（従来の技術） 従来からプログラマブルコントローラは、ローダと呼ば
れるプログラミング装置から入力されたシーケンス命令
をプログラマブルコントローラ内のユーザ用プログラム
メモリに記憶しておき、やはりプログラミング装置から
入力されるシーケンス実行命令に応じてユーザ用プログ
ラムメモリ内に記憶されたシーケンス命令を読み出し実
行している。

最近ではこのシーケンス命令の入力はシーケンス回路の
図形に対応させて行うことが可能となったので、オペレ
ータの入力操作が容易となり、入力操作時間が短縮化さ
れてきている。

（発明か解決しようとする課題） しかしながらプログラマブルコントローラのシーケンス
命令の実行処理時間の短縮化にはなお改良の余地があっ
た。

この点について詳しく説明する。

第８図はプログラマブルコントローラに入力するシーケ
ンス回路の回路構成を示し、ローダ図の形態で示してい
る。

このシーケンス回路は次のようなシーケンス演算処理ぞ
示している。すなわち、プログラマブルコントローラ内
のデータメモリのリレー接点“’　ＷＢＯ”の値および
リレー接点”ＢＩ）０°°の値を加算する。次に、その
加算結果を°’ｄ１２３°°で示す数値で除算し、その
除算結果をデータメモリのリレー接点”ＷＢＩＯｏｏに
格納する。また上記加算結果に数値“”ｄ１２３°゛を
乗算し、乗算結果をデータメモリのリレー接点“ＢＤＩ
”に格納する。

オペレータは、このようなシーケンス回路をローダの文
字キーや図形キーを用いて入力し、さらに入力した図形
をローダ上の表示器に表示させて、入力するシーケンス
命令を確認する。

一方、プログラマブルコントローラではこのように図形
形態て入力されたシーケンス回路を分析し、高級言語や
簡易言語のシーケンス命令に変換してプログラマブルコ
ントローラ内部のユーザ用プログラムメモリに記十意す
る。

第９図は上記ユーザ用プログラムメモリのメモリマツプ
を示し、第６図に示すシーケンス回路をシーケンス命令
に変換して記憶した例を示す。

第９図において°’ＩＮ”はデータの読み出し命令を表
わす。この“ＩＮ”命令と対応して人出刃先のアドレス
°’ＷＢＯ，ＢＤＯ°°およびこのアドレスデータの表
示器の表示位置“０゛（行目）“１′°　（行目）が各
領域に格納されている。

なお、“十“命令は加算命令、　　”ＣＯＮ　”命令は
シーケンス命令の接続命令、“÷パ命令は除算命令“Ｘ
”命令は乗算命令、”ＯＵＴ命令°′はデータの書き込
み命令を意味する。また“Ｅ”はシーケンス演算の区切
りを示すエンドコードである。

次にこのようなシーケンス命令が図形形態で入力された
ときおよびシーケンス命令を実行するときのフログラマ
プルコントローラの中央演算処理装置（ｃｐｕ）の動作
を第１Ｏ図および第１１のフローチャートを参照しなが
ら説明する。

オペレータがローダから文字キーおよび図形キーを用い
てシーケンス命令を入力すると、このシーケンス命令の
入力がある毎に第８図に示す入力割り込み処理を実行す
る。すなわち、ＣＰＵは入力された文字コードもしくは
図形コードおよびその入力位置を解析し、シーケンス命
令を表わすコードに変換する。

続いて第９図に示す演算命令格納領域、表示位置格納領
域、区切コード格納領域、演算データ格納領域および人
出刃先アドレス格納領域にそれぞれ関連するデータを格
納する。（ステップ５１０〜５３０）。

また、ＣＰＵはこの入力に応じてローダの表示器に入力
命令を図形表示させる。（ステップ５４０）。

このようにシーケンス命令がユーザ用プログラムメモリ
に記憶された後、オペレータがローダからこのシーケン
ス命令の実行を指示すると、ＣＰＩＩはシーケンス命令
の入力を検出し、第１１図に示すフログラムの実行処理
手順に移行する（ステップ５１０→５２０−５５０）。

このプログラム実行処理において、ＣＰｕはニーサブロ
グラムメモリ内の１つのシーケンス命令を読み出し、続
いてＣＰＵを作動させるためのマシン語（機械語）にシ
ーケンス命令を変換した後、このシーケンス命令を実行
する。例えば第６図に示すシーケンス回路では、ＩＮ″
°、°“＋゛。

ＣＯＦ＋’”、：　”　、　　”ｘ”　　”０ＩＩＴ　
”の６回のシーケンス命令実行のために、命令の読み出
し−マシン語変換−演算処理を縁り返し６回行うことに
なる。

ところが、ＣＰＵは、例えば命令の読み出しプログラム
からマシン語変換プログラムへ移行するためには実行プ
ログラムの移行処理を行なわなけれ；よならない。

上述の例では１つのシーケンス命令に対して３つのプロ
グラムの実行処理および２つのプログラム移行処理を行
う。したかって、６個のシーケンス命令にては１２個の
プログラム移行処理を行なわなければならない。

もし、１つのシーケンス回路単位のシーケンス命令を一
括処理することか可能であれは、シーケンス命令の一括
読み出し−シーケンス命令の一括マシン語変換−マシン
語の一括実行と２回のプログラム移行処理で済むことが
予想できる。

しかしながら、オペレータが入力する１つのシーケンス
回路中のシーケンス命令は、不特定多数であるので、従
来のプログラマブルコントローラにおけるＣＰＵは、連
続的に入力されるシーケンス命令の中からシーケンス回
路の始めのシーケンス命令および終りのシーケンス命令
を自動的に検出することができかなった。その結果、シ
ーケンス演算命令毎に上述の読み出し処理、マシン語変
換処理およびマシン語実行処理を行なわなければならな
いので、ＣＰＵのプログラム移行処理が増え、シーケン
スプログラムの実行処理時間が長くなるという問題点が
生じていた。

そこで、本発明の目的は、このような問題壱を解決し、
連続入力されるシーケンス命令のシーケンス回路の終り
を自動的に検出し、１シ一ケンス回路のシーケンス命令
を一括実行することによりシーケンス命令の処理時間を
短縮化することかできるプログラマブルコントローラ にある。

［課題を解決するための手段〕 このような目的を達成するために、木発明の第１形態は
シーケンス命令を入力する入力手段と、入力手段から入
力された　シーケンス命令が、１つのシーケンス回路の
中の最後尾に位置する特定のシーケンス命令であること
を検出する検出手段と、入力手段から順次に入力された
シーケンス命令を記憶すると共、検出手段により１つの
シーケンス回路の最後尾に位置する特定のシーケンス命
令が検出されときには、シーケンス命令に区切りコード
を付加して記憶する記憶手段と、記憶手段に記憶され、
区切りコードではさまれた１以上のシーケンス命令をシ
ーケンス演算の実行指示に応じて、一括して読み出し実
行する演算処理手段とを具えたことを特徴とする。

木発明の第２形態はシーケンス命令を入力する入力手段
と、入力手段から順次に入力されたシーケンス命令を記
憶する記憶手段と、記憶手段の、シーケンス回路の中の
最後尾に位置する特定のシーケンス命令を検出して、シ
ーケンス回路単位でシーケンス命令を記憶手段から読み
出す読み出し手段と、読み出し手段から読み出されたシ
ーケンス命令を一括して実行する演算処理手段とを具え
たことを特徴とする。

（作　用） 本発明は、シーケンス回路の最後尾のシーケンス命令は
シーケンス演算結果の出力命令、例えば、メモリへの書
き込み、表示器への表示、プリンタへの出力などの命令
となることに着目し、本発明の第１形態ではこれらの特
定のシーケンス命令を検出手段により検出することによ
り連続入力されるシーケンス命令の区切りを検出し、記
干、ρ手段とこの区切りと示すコートを付加して記憶し
ておく。この結果、１シ一ケンス回路単位でシーケンス
命令を一括実行することが可能となり、シーケンス命令
の実行に伴って行う各種の演算プログラムの移行処理が
大幅に減少するので、シーケンス命令の処理時間も大幅
に短縮化される。

本発明の第２形態では、記憶手段に記憶されたシーケン
ス命令を読み出す際に読み出し手段により出力命令を検
出し、シーケンス回路の区切りを検出するようにしたの
でシーケンス命令をシーケンス回路毎に一括実行するこ
とが可能となる。

（実施例〕 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明実施例の基本的な回路構成を示す。

第１図において１，１００はシーケンス命令を入力する
入力手段である。

２００は該入力手段から入力された　前記シーケンス命
令が、１つのシーケンス回路の中の最後尾に位置する特
定のシーケンス命令であることを検出する検出手段であ
る。

３００は前記入力手段から順次に入力された前記シーケ
ンス命令を記憶すると共、前記検出手段により１つのシ
ーケンス回路の最後尾に位置する特定のシーケンス命令
が検出されど鮒には、当該シーケンス命令に区切りコー
ドを付加して記憶する記憶手段である。

４００は該記憶手段に記憶され、前記区切りコードでは
さまれた１以上のシーケンス命令をシーケンス演算の実
行指示に応じて、一括して読み出し実行する演算処理手
段である。

第２図は本発明実施例の具体的な回路構成を示す。

第２図において、−点鎖線で囲まれたブロック１０はプ
ログラマブルコントローラを示す。

プログラマブルコントローラ１ｏにおいて、ｌはユーザ
から入力されたシーケンス命令を実行して外部機器３０
の動作制御を行う中央演算処理装置（ＣＰＩＪ）である
。

２は、ローダ２０から入力されたシーケンス命令を格納
するユーザプログラム用のランダムアクセスメモリ（Ｒ
ＡＭ）である。

３はユーザプログラム用ＲＡＭ　２に格納されたシーケ
ンス命令をマシン語に翻訳するプログラムや、プログラ
マブルコントローラｌＯ内の構成各部を動作制御するた
めの周知のシステムプログラム、第４図および第５図に
示す本発明に関わる制御プログラムを予め記憶するシス
テム用のリードオンリメモリ（ＲＯＭ）である。

４は、外部機器３０とローダ２０との間で授受するデー
タを一時１己憶するデータ用ＲＡＭである。５はローダ
２０や外部機器３０との間で授受するデータを人出力す
るインターフェース（Ｉｌｏ）である。

２０はローダと呼ばれるプログラム入力装置であり、シ
ーケンス命令を入力するためのキーボードおよび入力し
た情報を表示する表示器を有している。また、キーボー
ドには本発明に関わり、シーケンス命令のシーケンス回
路単位の一括入力を指示する御粘処理指示キー２０−１
が設けられている。

ここて、入力手段がローダ２０に相当し、検出手段、演
算処理手段がＣＰＵＩに相当し、記１１行手段かユーザ
用プログラムＲＡＭ２に相当する。

第３図は第２図に示すユーザプログラム用ＲＡ　Ｍ２の
メモリマツプを示す。

本図に示すメモリマツプは第９図に示す従来のメモリマ
ツプとメモリ領域の構成は同一である。

けれども、本発明実施例では、シーケンス回路の最後尾
を示す’ＯＵＴ”命令のみにエンドコードが付加記憶さ
れるのに対し、第９図に示す従来例では各シーケンス命
令に対してエンコードが付加記憶されている。

第４図および第５図は第１図に示すＣＰＵ２が実行する
シーケンス命令の一括処理のための制御手順を示す。

第４図および第５図を参照しながら本発明実施例の動作
を説明する。

なお、入力するシーケンス命令は従来技術の説明に用い
た第８図に示すシーケンス命令を用いる。

第４図において、オペレータがローダ２０からシーケン
ス命令を入力すると　ＣＰＩＩ　Ｉは入力された情報が
シーケンス命令であることを確認して１、：Ｉ−１’用
プログラムＲＡＭ２ヘシーケンス命令を書き込む（ステ
ップ５ｌｏｏ　−ｓｎｏ　−５１２０−５１３０）。

？売いて　ＣＩ”１１１は入力されたシーケンス命令を
シーケンス回路の図形の形態てローダ２０の表示器に表
示する（ステップ５１４０）。１つのシーケンス回路の
最後に位置する°’ＯＵＴ”命令がローダ２０から入力
されると、　ＣＰＩＪｌはＳ３図に示すように”０ＩＪ
Ｔ”命令と共にエンドコート（Ｅ）をユーザ用のプログ
ラムＲＡＭ　２に書ト込む（ステップ５１２０→５１２
５→５１３０）。

シーケンス命令の入力か終了し、オペレータがシーケン
スプログラムの実行をローダ２０から指示すると、ＣＰ
ＩＪＩはこの指示に応じ（ステップ１００→５１１０→
５１５０）　、第５図に示すシーケンス命令の実行処理
に移行する。

第５図において、　ＣＰＵ　１はエンドコードではさま
れる１以上のシーケンス命令を読み出し、マシン語に変
換した後、そのマシン語形態のシーケンス命令を一括実
行する（ステップ５１５１−５１５２−５１５：ｌ）。

本実施例では１シ一ケンス回路車位でシーケンス命令を
実行するために、　ＣＰｔ１１が行うプログラムの８行
処理は、６算命令の読み出し処理プログラムからマシン
語変換プログラムへの移行処理およびマシン語変換プロ
グラムから演算処理プログラムへの２回のみである。従
来技術で説明したように従来例では６個のシーケンス命
令で構成するシーケンス回路を実行する場合１２（６Ｘ
２）回の渾多行処理が必要であったから、このプログラ
ムの移行処理が減じた分だけＣＰＵＩの処理時間が短縮
化される。

加えて、従来例ではシーケンスン寅算命令の入力毎にユ
ーザ用ブログラムメモリヘシーケンスン寅算命令を書き
込む際に、各シーケンス命令に区切りコード（エンドコ
ード）の書き込みを行っていたが、本実施例では１シ一
ケンス回路単位毎に区切りコートの書き込みを行えはい
いので、区切りコートの＠き込み処理も減少し、　ＣＰ
ＵＩの処理時間の短縮化に寄与する。

また、本実施例では図形形態でシーケンス命令を入力す
る例を示したが、ヘーシックやフォートランと呼（よれ
る高級言語や各メーカで作成した簡易言語でシーケンス
命令を入力するプログラマブルコントローラにも本発明
を適用可能であることは言うまでもない。

第６図は本発明第２実施例の基本構成を示す。

第６図において、５００はシーケンス命令を入力する入
力手段である。

６００は該入力手段から順次に入力された前記シーケン
ス命令を記憶する記憶手段である。

７００は該記憶手段の、シーケンス回路の中の最後尾に
位置する特定のシーケンス命令を検出して、シーケンス
回路単位で前記シーケンス命令を前記記憶手段から読み
出す読み出し手段である。

８００は該読み出し手段から読み出された前記シーケン
ス命令を一括して実行する演算処理手段である。

第２実施例の具体的構成は第２図に示す第１実施例とほ
ぼ同様とすることができるが、第２図示のＣｒ’ｌｌ　
１が第７図に示す制御手順を第５図に示す制御手順に代
わり実行する点が異なる。

第７図は本発明第２実施例におけるシーケンスプログラ
ムの実行手順を示す。すなわち、本実施例においてはＣ
ＰＵ　１が入力手段としてのローダ３０から入力された
シーケンス命令を順次に記憶手段としてのユーザ用プロ
グラムＲＡＭ２に格納する。

このときエンドコードは付加記憶しない。次に読み出し
手段としてのＣＰＵ　１がシーケンス命令の実行のため
にユーザ用プログラムＲへＭ　２からシーケンス命令を
読み出す（ステップ５２００）際に、読み出した命令が
出力命令であることを検出すると、ＣＰｔ１ｌはシーケ
ンス命令の御粘読み出しを終了し、マシン語への変換処
理およびマシン語形態のシーケンス命令を実行する（ス
テップ５２０３→５２０４　）。

本実施例は、出力命令自体により実行ずヘキシ−ケンス
命令の区切を検出するのて、ニーサブログラム　ｌ′ｌ
ＡＭ２内にエンドコートを格納する必要はなく、メモリ
容量を節減できるというメリットかある。

〔発明の効果） 以上、説明したように、本発明の第１形態によれは、本
発明は、シーケンス回路の最後尾のシーケンス命令がシ
ーケンス演算結果の出力命令、例えは、メモリへの書き
込み、表示器への表示、フリンタへの出力などの命令と
なることに着目し、本発明の第１形態ではこれらの特定
のシーケンス命令を検出手段により検出することにより
連続入力さ打るシーケンス命令の区切りを検出し、記憶
手段とこの区切りと示すコートを付加して記憶しておく
。この結果、１シ一ケンス回路単位でシーケンス命令を
一括実行することか可能となり、シーケンス命令の実行
に伴って行う各種の演算プログラムの移行処理が大幅に
減少するので、シーケンス命令の処理時間も大幅に短縮
化される。

本発明の第２　ＪＦｓ態では、記ｆ色手段に記憶意され
たシーケンス命令を読み出す際に読み出し手段により出
力命令シーケンス回路の区切りを検出するようにしたの
でシーケンス命令をシーケンス回路毎に一括実行するこ
とか可能という効果か得られる。

【図面の簡単な説明】

第１図は本発明実施例の基本的な回路構成を示すブロッ
ク図、 第２図は本発明実施例の具体的な回路構成を示す回路図
、 第３図は本発明実施例のユーザ用プログラムＲＡＭ２の
メモリ構成を示すメモリマツプ、第４図および第５図は
第２図に示すＣＰＩＩＩが実行する制御手順を示すフロ
ーチャート、第６図は本発明第２実施例の基本構成を示
すブロック図、 第７図は第２図示のＣＰＩＩＩが実行する制御手順を示
すフローチャート、 第８図は従来例のラダー図形態で示すシーケンス回路の
構成を示す回路図、 第９図は従来例のユーザ用プログラムメモリのメモリ構
成を示すメモリマツプ。 第１Ｏ図および第１１図は従来例のｃｐｕが実行する制
御手段を示すフローチャー］・である。 １　・・・ｃｐｕ　　、 ２・・・ユーザ用プログラムＲＡＭ、 ３・・・システムＲＯＭ、 ４・・・データＲＡＭ、 ５・・弓１０、 ｌＯ・・・プログラマブルコントローラ、２０・・・ロ
ーダ、 ３０・・・外部機器。 １０フ゛Ｏ’７巧マプ、・レフシト０−ラ￥そ明デでと
・ｊ列０回チト区 第２図 ￥光口月ｚ文をンイゲリ０フローーーヤート第４図 ２ユ一プ凋フ゛ロクラムＲＡＭ ）も四大ずと・ｆ列〃ユ 第 す明１°ロク゛而ムＲＡＭ２の、＜　５−　：、ｌマ、
・す図 令希日月ス太邑４列０フローキャート 第５図 ゴ疋木イ列のラダー図ト杉、態のシー午ンス回降１１紋
ｆｔ示１イ郵蓼Ｆ図第８図 す臼看口月碌２烹さ２イ列θフロー斗セード第７図 ダ米イ列み１−す用プロプラムメモリ０メ七すマッフ。 第９図 ィ疋未イダリ０フロー牛ヤード 第１゛５″９図 イ攻米イグ）Ｊのフロー千ヤ斗 第１１図

Claims (1)

1. 【特許請求の範囲】 １）シーケンス命令を入力する入力手段と、該入力手段
   から入力された前記シーケンス命令が、１つのシーケン
   ス回路の中の最後尾に位置する特定のシーケンス命令で
   あることを検出する検出手段と、 前記入力手段から順次に入力された前記シーケンス命令
   を記憶すると共に、前記検出手段により１つのシーケン
   ス回路の最後尾に位置する特定のシーケンス命令が検出
   されときには、当該シーケンス命令に区切りコードを付
   加して記憶する記憶手段と、 該記憶手段に記憶され、前記区切りコードではさまれた
   １以上のシーケンス命令をシーケンス演算の実行指示に
   応じて、一括して読み出し実行する演算処理手段と を具えたことを特徴とするプログラマブルコントローラ
   。 ２）シーケンス命令を入力する入力手段と、該入力手段
   から順次に入力された前記シーケンス命令を記憶する記
   憶手段と、 該記憶手段の、シーケンス回路の中の最後尾に位置する
   特定のシーケンス命令を検出して、シーケンス回路単位
   で前記シーケンス命令を前記記憶手段から読み出す読み
   出し手段と、 該読み出し手段から読み出された前記シーケンス命令を
   一括して実行する演算処理手段とを具えたことを特徴と
   するプログラマブルコントローラ。