JPH0272437A - Simulation system for logic circuit - Google Patents
Simulation system for logic circuitInfo
- Publication number
- JPH0272437A JPH0272437A JP63224956A JP22495688A JPH0272437A JP H0272437 A JPH0272437 A JP H0272437A JP 63224956 A JP63224956 A JP 63224956A JP 22495688 A JP22495688 A JP 22495688A JP H0272437 A JPH0272437 A JP H0272437A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- circuit
- input
- simulation
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
技術分野
本発明は論理回路のシミュレーション方式に関し、特に
集積回路化された実装論理回路と汎用コンピュータ等に
よりソフトウェア的に記述された記述論理回路とからな
る論理回路のシミュレーション方式に関するものである
。[Detailed Description of the Invention] Technical Field The present invention relates to a simulation method for logic circuits, and more particularly to a simulation method for logic circuits consisting of an integrated logic circuit and a description logic circuit written in software by a general-purpose computer or the like. It is related to.
従来技術
従来のこの種の論理回路のシミュレーション方式では、
一般に第3図に示すように汎用コンピュータ等によりソ
フトウェア的に記述された論理回路30と、既存の集積
回路化された実装論理回路31とを同時にシミュレーシ
ョンするようになっている。Prior Art In the conventional simulation method for this type of logic circuit,
Generally, as shown in FIG. 3, a logic circuit 30 written in software using a general-purpose computer or the like and an existing logic circuit 31 implemented as an integrated circuit are simultaneously simulated.
上述した従来の論理回路のシミュレーション方式では、
1つのデータ情報毎に実装論理回路を動作させた後、そ
の実装論理回路に現われる出力結果のデータ情報で、汎
用コンピュータ等によりソフトウェア的に記述された論
理回路をシミュレーションしているために、汎用コンピ
ュータ等によりソフトウェア的に記述された論理回路の
1つのテストデータのシミュレーションに要する時間が
長くかかり、タイミングについて考慮する必要のある実
装論理回路に不可欠な規定範囲内の周波数を守れず、正
常に動作させることが困難になってしまう。In the conventional logic circuit simulation method described above,
After operating the implemented logic circuit for each piece of data information, the output result data information that appears in the implemented logic circuit is used to simulate the logic circuit written in software by a general-purpose computer. It takes a long time to simulate test data for a logic circuit written in software, and the frequency cannot be kept within the specified range, which is essential for the implemented logic circuit, which requires consideration of timing, to ensure normal operation. Things become difficult.
そのため、入力データ情報を1つ進む毎にすべての経過
を記憶し、常に最初から繰り返して再シミュレーション
を行い、1つの結果を得るというような手法を用いる必
要がある。この様な手法を用いたシュミレーション処理
時間は、1つのデータ情報毎のシミュレーションに要す
る時間の階乗に比例するので、効率が悪く、美大な時間
を必要とするという欠点がある。Therefore, it is necessary to use a method in which the entire process is memorized every time the input data information is advanced, and the simulation is always repeated from the beginning to obtain a single result. The simulation processing time using such a method is proportional to the factorial of the time required for simulation for each piece of data information, so it has the drawback of being inefficient and requiring a huge amount of time.
九肌ム旦刀
本発明はシミュレーション処理時間を大幅に短縮可能な
論理回路のシミュレーション方式を提供することを目的
としている。SUMMARY OF THE INVENTION An object of the present invention is to provide a logic circuit simulation method that can significantly shorten simulation processing time.
1匪Ω亘羞
本発明によれば、集積回路化された実装論理回路と、ソ
フトウェア的に記述された記述論理回路とからなる論理
回路のシミュレーション方式であって、前記実装論理回
路の入出力側に前記記述論理回路を夫々分割して接続し
た構成とし、前記実装論理回路の入力側の記述論理回路
のシミュレーションを実施してその結果のデータをメモ
リに記憶せしめ、この記憶データから前記実装論理回路
への入力データを設定してこの実装論理回路へ供給して
その出力結果のデータをメモリへ記憶せしめ、この記憶
データを用いて前記実装論理回路の出力側の記述論理回
路のシミュレーションを行うようにしたことを特徴とす
る論理回路シミュレーション方式が得られる。According to the present invention, there is provided a simulation method for a logic circuit consisting of an integrated logic circuit and a description logic circuit written in software, wherein the input/output side of the integrated logic circuit is The description logic circuit is divided and connected to each other, the description logic circuit on the input side of the implementation logic circuit is simulated, the resulting data is stored in a memory, and the implementation logic circuit is connected from this stored data. Set input data to and supply it to this mounted logic circuit, store the output result data in a memory, and use this stored data to simulate the description logic circuit on the output side of the mounted logic circuit. A logic circuit simulation method is obtained which is characterized by the following.
X1名
次に、本発明の実施例について図面を参照して説明する
。X1 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例のシステムブロック図である
1図に於いて、実装論理回路2はシュミレーションの対
象となる実際のIC化された論理回路を実装したもので
あり、この実装論理回路2を除いた、第2図に示す論理
回路1と論理回路3とは、汎用コンピュータ5によりソ
フトウェア的に記述形成された記述論理回路である。FIG. 1 is a system block diagram of an embodiment of the present invention. In FIG. 1, a mounted logic circuit 2 is an actual IC-based logic circuit to be simulated. Logic circuit 1 and logic circuit 3 shown in FIG. 2, excluding circuit 2, are described logic circuits written and formed using software by a general-purpose computer 5.
制御装置7は汎用コンピュータ5の制御を受け、データ
記憶装置6より実装論理回路2の入力となるデータ情報
を入力メモリ8へ格納し、レジスタ9からリアルタイム
な入力信号を順次印加して、実装論理回路2を起動する
ものである。また制御装置7は実装論理回路2の出力信
号の変化を感知し、これをレジスタ10に取込むと共に
、その出力信号のデータ情報を上記起動後から次の起動
後までの変化時刻と共に出力メモリ11に蓄積させ、制
御装置7を経由して汎用コンピュータ5のデータ記憶装
置6へ転送格納する。The control device 7 is controlled by the general-purpose computer 5, stores data information from the data storage device 6 to be input to the mounted logic circuit 2 in the input memory 8, sequentially applies real-time input signals from the register 9, and inputs the mounted logic circuit 2. This is to start circuit 2. In addition, the control device 7 senses a change in the output signal of the mounted logic circuit 2 and inputs it into the register 10, and also stores the data information of the output signal in the output memory 11 along with the time of change from the above-mentioned activation to the next activation. The data is stored in the data storage device 6 of the general-purpose computer 5 via the control device 7 and stored therein.
入出力装置4は汎用コンピュータ5とデータ記憶装置6
とシミュレーション等のコントロール操作を行い、また
″シミュレーション実行状態表示やエラー検出表示をも
行う。The input/output device 4 includes a general-purpose computer 5 and a data storage device 6.
It performs control operations such as simulation, and also displays the simulation execution status and error detection.
第1図のシステムを用いて第2図に示したシュミレーシ
ョン対象の論理回路のシミュレーション動作について説
明する。シミュレーション対象の論理回路は、第2図に
示す如く、実装論理回路2の入出力側に夫々記述論理回
路1.3が分割され接続された構成となっているものと
する。The simulation operation of the logic circuit to be simulated shown in FIG. 2 using the system shown in FIG. 1 will be explained. The logic circuit to be simulated is assumed to have a structure in which description logic circuits 1 and 3 are divided and connected to the input and output sides of the implemented logic circuit 2, respectively, as shown in FIG.
汎用コンピュータ5で第2図の記述論理回路1のシミュ
レーションを実施し、そのシミュレーション結果によっ
て得たデータ情報はデータ記憶装置6へ格納される。記
述論理回路1のシミュレーションが終了すると、データ
記憶装置6に格納されたすべての実装回路9の入力デー
タ情報を汎用コンピュータ5から制御装置7を経由して
入力メモリ8へ順次送出する。A general-purpose computer 5 performs a simulation of the description logic circuit 1 shown in FIG. When the simulation of the description logic circuit 1 is completed, the input data information of all the mounted circuits 9 stored in the data storage device 6 is sequentially sent from the general-purpose computer 5 to the input memory 8 via the control device 7.
入力メモリ8への順次送出が終了すると、制御装r11
7は入力メモリ8より実装論理回路2を正常動作させる
ためのリアルタイムな入力信号をレジスタ9に逐次設定
して、実装論理回路2へ与えてこれを起動させ、起動し
た実装論理回路2の出力側に現われる出力信号の変化を
制御装置7より検出し、レジスタ10に取込む、それと
同時にその出力信号のデータ情報を上記起動後から次の
起動後までの変化時刻と共に、出力メモリ11へ蓄積さ
せ、制御装置7を経由して、汎用コンピュータ5のデー
タ記憶装置6へ転送格納する。When the sequential output to the input memory 8 is completed, the control device r11
7 sequentially sets a real-time input signal from the input memory 8 to the register 9 for normal operation of the mounted logic circuit 2, supplies it to the mounted logic circuit 2 to start it, and outputs the started mounted logic circuit 2. detects a change in the output signal appearing in the controller 7 and captures it in the register 10, and at the same time stores the data information of the output signal in the output memory 11 together with the change time from the start to the next start, The data is transferred to and stored in the data storage device 6 of the general-purpose computer 5 via the control device 7.
上述した実装論理回路2の出力信号結果のデータ情報に
対するデータ記憶装置6への格納がすべて完了すると、
データ記憶装置6のデータ情報から第2図の記述論理回
路3のシミュレーションの実施を行う。When the data information of the output signal result of the mounted logic circuit 2 described above is completely stored in the data storage device 6,
A simulation of the description logic circuit 3 shown in FIG. 2 is performed from the data information in the data storage device 6.
以上の動作手順においては、第2図の記述論理口118
1と、実装論理回路2と、記述論理回路3とからなる構
成順の場合について説明したが、記述論理回路1または
記述論理回路3を有したい構成でも容易に実現可能であ
ることは明らかである。In the above operating procedure, the description logic port 118 in FIG.
1, an implementation logic circuit 2, and a description logic circuit 3, but it is clear that a configuration in which it is desired to have a description logic circuit 1 or a description logic circuit 3 can be easily realized. .
発明の効果
本発明によれば、シミュレーション対象の回路を実装論
理回路と記述論理回路とに夫々独立分割するよう構成し
、この実装論理回路の入出力側に記述論理回路を夫々配
設することにより、論理回路全体に要するシミュレーシ
ョン処理時間を大幅に短縮できるという効果がある。Effects of the Invention According to the present invention, the circuit to be simulated is configured to be independently divided into an implementation logic circuit and a description logic circuit, and the description logic circuits are arranged on the input and output sides of the implementation logic circuit. This has the effect of greatly reducing the simulation processing time required for the entire logic circuit.
第1図は本発明の実施例のシステムブロック図、第2図
はシミュレーション対象の論理回路の構成図、第3図は
従来のシミュレーション対象の論理回路の構成図である
。
主要部分の符号の説明
1.3・・・・・・記述論理回路
2・・・・・・実装論理回路FIG. 1 is a system block diagram of an embodiment of the present invention, FIG. 2 is a configuration diagram of a logic circuit to be simulated, and FIG. 3 is a configuration diagram of a conventional logic circuit to be simulated. Explanation of symbols of main parts 1.3...Description logic circuit 2...Implementation logic circuit
Claims (1)
的に記述された記述論理回路とからなる論理回路のシミ
ュレーション方式であって、前記実装論理回路の入出力
側に前記記述論理回路を夫々分割して接続した構成とし
、前記実装論理回路の入力側の記述論理回路のシミュレ
ーションを実施してその結果のデータをメモリに記憶せ
しめ、この記憶データから前記実装論理回路への入力デ
ータを設定してこの実装論理回路へ供給してその出力結
果のデータをメモリへ記憶せしめ、この記憶データを用
いて前記実装論理回路の出力側の記述論理回路のシミュ
レーションを行うようにしたことを特徴とする論理回路
シミュレーション方式。(1) A simulation method for a logic circuit consisting of an integrated logic circuit and a description logic circuit described in software, wherein the description logic circuit is divided into input and output sides of the implementation logic circuit. A description logic circuit on the input side of the mounted logic circuit is simulated, the resulting data is stored in a memory, and input data to the mounted logic circuit is set from this stored data. A logic circuit characterized in that the data is supplied to the mounted logic circuit, the output result data is stored in a memory, and the stored data is used to simulate a descriptive logic circuit on the output side of the mounted logic circuit. Simulation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224956A JPH0272437A (en) | 1988-09-08 | 1988-09-08 | Simulation system for logic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224956A JPH0272437A (en) | 1988-09-08 | 1988-09-08 | Simulation system for logic circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0272437A true JPH0272437A (en) | 1990-03-12 |
Family
ID=16821827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224956A Pending JPH0272437A (en) | 1988-09-08 | 1988-09-08 | Simulation system for logic circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0272437A (en) |
-
1988
- 1988-09-08 JP JP63224956A patent/JPH0272437A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0374420B2 (en) | ||
| JPH0272437A (en) | Simulation system for logic circuit | |
| JPH0283473A (en) | Ic testing apparatus | |
| JPS60237503A (en) | High-speed processing system of sequence controller | |
| JPH0417444B2 (en) | ||
| JPS59132376A (en) | Pattern reading test equipment | |
| JPS61231607A (en) | Simulation system for iron and steel rolling control system | |
| JPH0328905A (en) | Input/output transfer method for programmable controller | |
| JPH04369044A (en) | Testing device for computer | |
| JPS6222152A (en) | Hardware simulation device | |
| JPH02224141A (en) | Logical simulation system | |
| JPH0573429A (en) | Memory diagnostic system | |
| JPH0527661A (en) | Simulator capable of optical reproduction | |
| JPH05282395A (en) | Bidirectional pin input/output switching method for hardware simulator | |
| JPS6349852A (en) | Simulation system | |
| JPH02178745A (en) | Single chip microcomputer | |
| JPS63217483A (en) | Data measuring device | |
| JPH04243445A (en) | Register data writing system for information processor | |
| JPH03245239A (en) | Anti-processor simulation system | |
| JPH05281290A (en) | Data transfer circuit of ic tester sharing storage circuit | |
| JPS62280794A (en) | Control of character display | |
| JPH05108550A (en) | Central processing unit | |
| JPH04130943A (en) | Memory diagnostic system | |
| JPH0561934A (en) | Logical simulation system | |
| JPH04344554A (en) | Serial data communication equipment |