JPH0272439A - Ｍｐｕチップ内蔵メモリのトレース方式およびトレース基板構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産Ｍ　１〕の利用分野］ この発明は、シングルチップＭＰＵの内蔵メモリのプロ
グラムに対するトレース方式と、これに使用するトレー
ス基板の構造に関するものである。

［従来の技術］ 最近、各種機器、装置の制御またはデータ処理にシング
ルチップ拳マイクロプロセッサ（ＭＰＵチップ）が多用
されており、このＭＰＵチップは装置に実装された段階
で、カバレージトレーサによりプログラムの品質評価が
行われる。カバレージトレーサは、被測定装置の測定す
るプログラムのアドレスを指定して、その実行状態をト
レースして解析するものである。

第３図は、ＭＰＵチップを使用した装置に対して、カバ
レージトレーサによりプログラム評価を行うための構成
を示すもので、被測定のＭＰＵチップ１はＭＰＵバスで
被測定装置に接続されており、カバレージトレーサ３は
入／出力バス（データおよび制御用）ｌａに接続されて
試験が行われる。なお、被測定装置３は、ＭＰＵ１に接
続され、ＭＰＵＩとともに測定対象となる周辺機器、周
辺回路等の種々の機器、回路である。

［解決しようとする課題］ 第３図に示すように、シングルチップＭＰＵＩには、そ
の内部に内蔵メモリｔｂが設けられ、これにプログラム
が格納されている。この内蔵メモリは内部バスｌｃによ
りプロセッサ部に接続されてＭＰＵの動作に対してはア
クセスされる。しかし、入／出力バスｌａには接続され
ていないので、カバレージトレーサは、内蔵メモリ１ｂ
のバス実行状態を判断することができない。そこで、こ
のトレースを実行できる方法および接続構造が必妥であ
る。この場合、被測定装置の配線基板になんらの加Ｅを
行うことな（、容易に接続できるものが９！ましい。

この発明は以！−に鑑みてなされたもので、ＭＰＵの内
蔵メモリに格納されたプログラムに対してトレースでき
る方式と、これに便用する簡易な構造のトレース基板を
提供することをＬｌ的とするものである。

［課題を解決するためのＴ段コ この発明は、ＭＰＵチップの、アクセス状態がチップ外
部へ出力されない内蔵メモリに格納されているプログラ
ムに対して行うトレース方式と、これに使用するトレー
ス基板構造である。

トレース方式においては、内蔵メモリとアドレス領域を
同一とするコンパチブルの外部メモリチップを設け、こ
れに内蔵メモリや格納されているプログラムデータが転
記され、ＭＰＵチップのメモリモードを外部メモリモー
ドにセットして、内蔵プログラムのトレースを行うもの
である。

転記のトレース方式に使用するトレース基板構造は、Ｍ
ＰＵチップを挿入するＩＣソケットを固定した被測定装
置の基板に対して、ＭＰＵチップと外部メモリをトレー
ス基板に搭載して両者をＭＰＵの入／出力バスで接続し
、トレース基板のＭＰＵチップをＩＣソケットに挿入し
て接続するものである。

［作用コ 以１１の構成によるこの発明のトレース方式においては
、ＭＰＵチップの入／出力バスに外部メモリが接続され
、これに内蔵メモリのプログラムデータが転記され、Ｍ
ＰＵに対するメモリモードを外部メモリに指定すること
により、ＭＰＵはいままでアクセスしていた内蔵メモリ
に換えて外部メモリをアクセスするため入／出力バスの
情報を取り入れることができるようになり、必要なプロ
グラムに対するトレースが行われる。なお、ＭＰＵチッ
プは、使用するメモリに対して内蔵メモリが外部メモリ
かをモード指定する必要があり、この場合は外部メモリ
が指定される。

次に、トレース基板構造においては、トレース基板のＭ
ＰＵチップを、被測定装：ξの配線基板に固定されてい
るＩＣソケットに挿入することによりトレースに対する
配線の接続が容易に行われるもので、被測定装置の配線
基板にはなんらの加１゛を必要としないものである。

［実施例］ 第１図（ａ）、（ｂ）は、この発明によるＭ　Ｐ　Ｕ　
−１−，７ブ内蔵メモリのトレース方式の実施例におけ
る構成と動作を示す゛もので、図（ａ）において、第３
図で示した被測定装置の構成に対して、外部メモリ４を
付加し、これをＭＰＵチップの入／出力バス１ａに接続
する。外部メモリ４は、ＭＰＵチップの内蔵メモリ１ｂ
と同一のアドレス領域を打するコンパチブルのものとす
る。図（ｂ）により動作を説明すると、ＭＰＵチップの
内蔵メモリ１ｂに格納されているプログラムをｒめ外部
メモリ４に転記する。転記は通常の書込み方法により容
易に行われるので詳細説明は省略する。アドレスデコー
ダ（ＤＥＣ）は、外部メモリ４がＭＰＵ内蔵メモリと同
一のアドレス空間となるようにするチップセレクト信号
（Ｃｓ　）を発生する。また、モード指定回路５は強制
的に外部モードに設定する信すをＭＰＵＩに出力する。

そのため被測定装置からのモード指定信号は、ＭＰＵＩ
には接続されていない。次に、カバレージトレーサ３に
トレースの決められた条件をセントしてトレース可能に
しておき、ＭＰＵを動作させる。ＭＰＵの動作に従って
実行アドレスが、トレーサ基板８内部のアドレスデコー
ダ（ＤＥＣ）６により解読されて、外部メモリ４に対し
てチップセレクト信号Ｃ８と、アドレス信号ＡＤが外部
メモリに転送されると、指定アドレスに対するプログラ
ムデータＤＴが外部メモリよりＭＰＵチップに読出され
る。そのバス状態がカバレージトレーサ３によりトレー
スされて、そのデータが解析される。解析の内容は説明
を省略する。

第２図は、この発明によるトレース基板構造の実施例を
示すもので、被測定装置の配線基板７には、ＭＰＵチッ
プに対するＩＣソケット７ａが固定されている。実使用
の場合は、このソケットにＭＰＵチップが挿入される。

つまり、配線基板７は実使用績＠のままでなんらの加工
がなされない。

７ｃは配線基板に搭載された他の部品を示す。配線ノλ
板７に対応して、トレーサ基板８を設け、これにＭＰＵ
チップ１と外部メモリ４を搭載し、カバレージトレーサ
３をトレーサ基板の人／　出’　）Ｊ　／”ス１ａに接
続する。トレース試験においては、トレーサ基板８を配
線基板７に近づけてＭＰＵバス（バス端ｒ）をＩＣソケ
ット７ａに挿入して接続が完了する。

［発明の効果］ 以」−の説明により明らかなように、この発明によるＭ
ＰＵチップのトレース方式においては、ＭＰＵチップの
、アクセスｔａがチップ外部へ出力されない内蔵メモリ
に格納されたプログラムを外部メモリに転記することに
よりトレースがＩｌｌ能となり、また、トレース基板構
造により被測定装置の配線基板をそのままとして、容易
にトレースのためのＭＰＵチップの接続ができるもので
、シングルチップＭＰＵを使用した各種の装置に対する
プロゲラｌ、トレースに寄ＩＪする効果には大きいもの
がある。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は、この発明によるＭＰＵチ
ップ内蔵メモリのトレース方式およびトレース基板構造
の実施例の構成と動作に対する説明図、第２図は、この
発明によるトレース基板構造の実施例を、ドす図、第３
図は、この発明が対象とするシングルチップ・マイクロ
プロセッサ（ＭＰＵチップ）を使用した装置の構成図で
ある。 １・・・ＭＰＵチップ、　　　ｌａ・・・人／出力バス
、１ｂ・・・内蔵メモリ、　　　ｌｃ・・・内部バス、
２・・・被測定装置、　　　３・・・カバレージトレー
サ、４・・・外部メモリ、　　５・・・モード指定回路
、６・・・アドレスデコーダ、 ７・・・被検査装置の配線基板、７ａ・・・ＩＣソケッ
ト７ｂ・・・コネクタ、　　　　７Ｃ・・・部品、８・
・・トレーサ基板。 第３図

Claims (2)

【特許請求の範囲】
1. （１）、アクセス状態がチップ外部へ出力されない内蔵
   メモリにプログラムを格納したシングルチップ・マイク
   ロプロセッサ（以下単にＭＰＵチップ）を対象とするプ
   ログラムのトレースにおいて、上記内蔵メモリとアドレ
   ス領域を同一とするコンパチブルの外部メモリチップを
   設け、該外部メモリチップには該内蔵メモリに格納され
   たプログラムデータが転記されていて、上記ＭＰＵチッ
   プのメモリモードを外部メモリモードにセットして、該
   内蔵プログラムに対するトレースを行うことを特徴とす
   る、ＭＰＵチップ内蔵メモリのトレース方式。
2. （２）、上記トレース方式において、上記ＭＰＵチップ
   を挿入するＩＣソケットを固定した被測定装置の配線基
   板に対して、上記ＭＰＵチップと上記外部メモリチップ
   とをトレース基板に搭載してＭＰＵチップの入／出力バ
   スに上記外部メモリを接続し、該ＭＰＵチップを上記Ｉ
   Ｃソケットに挿入して接続することを特徴とする、ＭＰ
   Ｕチップ内蔵メモリのトレース基板構造。