JPH0273430A - 仮想計算機システムにおける入出力動作に伴う事象の通知方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想計算機システムに関し、特に実計算機或い
は仮想計算機上で実行する命令により起動された入出力
動作に伴って発生する事象を、実計算機或いは仮想計算
機内の予め定められた通知先に通知する方法に関する。

〔従来の技術］ 近年、ディジタル電子計算機の応用分野が飛躍的拡大を
とげるに伴い、大規模な記憶空間が必要となり、実際の
主記憶装置の空間量を意識せずに記憶空間を拡大できる
仮想記憶方式が利用され、更にこの仮想記憶方式の延長
として１つの実計算機上で複数の計算機を実現する仮想
計算機システムが実用化されるに至った。

仮想計算機システムでは、主記憶装置や入出力装置は勿
論、中央処理装置も含むすべての資源を複数の計算機間
で共有している。また、複数のオペレーティングシステ
ムが１つの実計Ｘｉ（ベア・マシン＝ＢＡＲＥ　ＭＡＣ
ＩＩＩＮＥ）の上で見かけ上回時に走行することが可能
であり、稼働中のシステムのサービスを停止することな
く、新しく開発されるシステムのデバッグやテストの実
施、或いはハトウェア資源の使用効率を高めて実ハード
ウェアの実質コスト低下を可能にするなどの効果がある
ことから、脚光をあびる様になった。

この種の仮想計算機機構をもつデータ処理装置において
は、仮想計算機（バーチャル・マシン−νＩＲＴＵＡＬ
　？ＩＡＣＩＩＩＮＥ）上の入出力動作指令（命令）及
び入出力動作に伴う事象の通知は、入出力装置を複数の
仮想計算機に割り当てる資源管理を一元化する目的で、
実計算機上で動作する仮想計算機モニタと称するソフト
ウェアプログラムが介在していた。即ち、第３図に示す
ように仮想計算機ＶＭ上の入出力動作指令Ａが発行され
ると、ソフトウェアシミュレーションと称して仮想計算
機モニタ（図ではプロセスＸとして動作している）が実
際の入出力装置に対する入出力動作手続きをシミュレー
ションした後、入出力動作指令Ｂにより入出力動作を起
動する。この入出力動作が終了するなどして事象が発生
すると、その事象メ・７セージは先の入出力動作指令Ｂ
で指定した実計算機ＢＭ上の通知先ｑに一旦通知され、
この事象発生を待っていたプロセスＹが起動される。プ
ロセスＹでは、この事象が仮想計算機ＶＭにかかるソフ
トウェアシミュレーションにより発生した事を認識して
、仮想計算機ＶＭ上の通知先ｐ（これは入出力動作指令
Ａによって指定されている）へこの事象メツセージを通
知し直し、仮想計算機ＶＭ上でこの事象発生を待ってい
たプロセスＺが起動される。

第３図を参照して説明した方法の欠点は、仮想計算機の
入出力動作に必ず実計算機上で動作する仮想計算機モニ
タが介在し、オーバヘッドロスが大きいことであり、こ
れを改善する高速化技術として以下に述べるような仮想
計算機システムにおける直接入出力通知方式が考案され
ている。

第４図に示す様に、直接入出力通知方式においては、仮
想計算機上の入出力動作指令及び入出力動作に伴う事象
の通知は実際の入出力装置及び通知先の仮想計算機に対
し直接的に行われ、仮想計算機上で動作する仮想計算機
モニタを介在する事はなく、それに起因するオーバヘッ
ドロスは軽減される。

〔発明が解決しようとする課題〕

しかしながら、第４図に示す様に、入出力事象が発生し
た時刻に通知先の仮想計算機（図の例では仮想計算機Ｖ
ＭＩ）が実プロセッサを得て動作中でなければ、動作中
の他の仮想計算機（図の例では仮想計算機ＶＭ２）又は
場合によっては実計算機のプロセスを一旦中断させて、
実プロセッサを事象通知先の仮想計算機（図の例では仮
想計算機ＶＭＩ）に明は渡すことが必要であり、仮想計
算機間又は実計算機と仮想計算機間のプロセス・ロール
イン、プロセス・ロールアウトが事象発生の都度生ずる
こととなって、依然としてオーバヘンドロスが生じると
いう欠点があった。

又、この様な仮想計算機機構を持つデータ処理装置では
、複数の仮想計算機と実計算機を実プロセッサで均一に
或いは所定の優先度でサービスする為に、特定の時間毎
に実プロセッサを他の仮想計算機や実計算機に明は渡す
タイムスライス機構を持つが、前記の直接入出力通知方
式によると、仮想計算機に対する入出力事象が発生する
都度タイムスライス機構とは独立にプロセススワップが
生ずる事になる。この結果、極端な場合、入出力動作の
出現頻度の高い仮想計算機は他の仮想計算機より長く実
プロセッサを得ることとなり、タイムスライス機構が有
効に動作しなくなるという欠点があった。

本発明の目的は、入出力動作に伴う事象が発生したため
にプロセススワップが生じることを防止することにより
、オーバヘッドを低減し、且つ、入出力動作の出現頻度
の高い仮想計算機に実プロセッサの割り当てが片寄らな
いようにした仮想計算機システムにおける入出力動作に
伴う事象の通知方法を提供することにある。

〔課題を解決するための手段］ 本発明の仮想計算機システムにおける入出力動作に伴う
事象の通知方法は、実プロセンサ上で複数の仮想計算機
を実現する仮想計算機システムにおいて、実計算機或い
は仮想計算機上で実行する命令により起動される入出力
動作の単位に対応して、その計算機を識別する第１の情
報とその入出力動作に伴う事象を通知するべき実計算機
又は仮想計算機内の通知先のアドレスを示す第２の情報
とを記憶手段に保持し、前記入出力動作に伴う事象が発
生することにより、前記記憶手段により保持されたその
入出力動作の単位に対応する前記第１の情報に基づいて
その事象を通知するべき実計算機または仮想計算機が実
プロセッサを得ているか否か調べ、得ていれば直ちに前
記記憶手段により保持されたその入出力動作の単位に対
応する前記第２の情報が示すアドレスにその事象を通知
し、実プロセンサを得ていなければその事象を通知する
べき実計算機又は仮想計算機に設けられた入出力事象待
行列にその事象を繋ぎ、実計算機又は仮想計算機が実プ
ロセッサを得た際には、その計算機に設けられた入出力
事象待行列の状態を調べ、空でなければその入出力事象
待行列中の事象を前記記憶手段により保持されたその事
象にかかる入出力動作の単位に対応する前記第２の情報
が示すアドレスに通知するものである。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に説
明する。

本発明を適用した仮想計算機システムの一実施例の要部
を示す第１図において、レジスタ１０は、実計算機或い
は仮想計算機上で実行する命令により起動される入出力
動作の単位に対応するエントリ　１０１．　　１０２．
　　１０３．　　１０４．　　・・・　　　１１０を存
するレジスタであって、各エントリには計算機識別番号
１１と事象通知アドレス１２の２つの情報が格納される
。計算機識別番号１１は、実計算機又は仮想計算機を区
別し且つ仮想計算機の場合は仮想計算機システムに存在
し得る複数の仮想計算機の内の１つを特定する識別子と
しての役割を持つ。事象通知アドレス１２は当該入出力
動作の事象が発生した際に、その事象メツセージを格納
するアドレス及び事象発生により起動されるべきプロセ
スの名称を保持するセマフォを指定する。

又、主記憶空間１５には、実計算機ＢＭと２つの仮想計
算機ＶＭａ、ＶＭｂの物理空間２０．３０及び４０が存
在し、それぞれの計算機は入出力事象待行列２２．３２
及び４２を自計算機の物理空間２０．３０及び４０内に
有している。なお、第１図において、Ｓは仮想計算機Ｖ
Ｍａの物理空間３０に用意された事象通知先セマフォで
ある。

次に、第２図のタイムチャートを参照しながら、本実施
例の動作を説明する。

第２図に示す様に、仮想計算機ＶＭａの動作中にその計
算機から入出力動作指令Ａが発行されると、入出力装置
（図示せず）に対し入出力動作が起動されると共に、当
該入出力動作に伴う事象の通知先であるセマフォＳが指
定され、更に第１図のレジスタ１０の１つのエントリ例
えばエントリ１０１に今回の入出力動作の単位に関連付
けて、仮想計算機ＶＭａを指示する計算機識別番号１１
及び事象通知先セマフォＳのアドレス１２が各々格納さ
れる。なお、セマフォＳ上には、事象メソセージの格納
先（図示せず）及び事象発生時に起動されるべきプロセ
ス（プロセスＷ）の名称が少なくとも存在する。仮想計
算機ＶＭａはこの入出力動作起動後は事象発生まで実プ
ロセッサを明は渡し、第２図の例では仮想計算機ＶＭｂ
が実プロセッサを獲得し動作を開始している。

入出力動作指令Ａによって起動された入出力動作が終了
すると、事象報告の操作がシステム動作として仮想計算
機システムのハードウェア及び／又はファームウェアに
より、以下のように行われる。

はじめにレジスタ１０のその入出力動作の単位に対応す
るエントリ１０１が参照され、計算機識別番号１１に基
づいてこの事象が仮想計算機ＶＭａに対するものである
事が確認され、次いで現時刻ｔ１で実プロセッサを得て
いる計算機（実計算機又は仮想計算機）とこの事象通知
先の仮想計算機ＶＭａが一敗するか否かが調べられる。

一致すれば、直ちに事象通知先セマフォＳに対し事象が
通知される。しかし、第２図の例の様に不一致であると
、この事象および事象メツセージを入出力動作の単位に
関連付けて仮想計算機ＶＭａに設けられた入出力事象待
行列３２に繋ぎ、この事象報告のシステム動作を終了す
る。この結果、仮想計算機ＶＭｂの処理は継続される。

次に、時刻１．において、タイムスライス機構成いは入
出力動作の起動などで仮想計算機ＶＭｂが実プロセッサ
を明は渡し、公知のプロセスディスパッチングにより仮
想計算機ＶＭａが再び実プロセッサを得ると、仮想計算
機ＶＭａの入出力事象待行列３２が参照されて、事象が
保留されている事（Ｂ［ｌ５Ｙ）が確認され、その事象
にかかる入出力動作の単位に基づいてレジスタ１０のエ
ントリ１０１が参照され、その中の事象通知アドレス１
２で指示される事象通知先セマフォＳに事象が通知され
る。この結果、事象通知先セマフォＳで待っていたプロ
セスＷが実プロセンサ上で実行を開始するのである。こ
の様子は、当該入出力事象が実時刻ｔ１ではなく、あた
かも時刻ｔ！に発生した様に仮想計算機ＶＭａには見え
る。なお、仮想計算機ＶＭａの事象通知先セマフォＳに
実際に通知を行った事象は、入出力事象待行列３２から
取り除かれる。

以上の説明から明らかな様に、この実施例によれば仮想
計算機に対する入出力事象が発生しても直ちにプロセス
スワップは発生せず、タイムスライス機構等によって事
象通知先の仮想計算機が実プロセッサを得た時点で初め
て事象通知が行われるので、入出力動作の出現頻度の高
い仮想計算機が他の計算機より不当に長く実プロセッサ
を得ることは無く、タイムスライス機構も有効に動作す
る。

（発明の効果〕 以上説明したように、本発明によれば、実計算機或いは
仮想計算機の入出力動作に伴う事象発生の際に、通知先
の実計算機或いは仮想計算機が実プロセッサを得ていな
い場合、−旦入出力事象待行列に登録し、その通知先の
実計算機或いは仮想計算機が実プロセッサを得た際にこ
の入出力事象待行列を検査して本来の通知先に事象通知
を行う事によって、従来方法において事象発生の都度生
していた計算機切換えにかかるオーバヘノドロスをなく
すことができ、仮想計算機システムのスループントを大
幅に改善することが可能である。更に、従来方法の欠点
であった実計算機、仮想計算機のタイムスライス機構が
有効に動作しなくなるという問題を克服できるという効
果がある。

【図面の簡単な説明】

第１図は本発明を適用した仮想計算機システムの要部ブ
ロック図、 第２図は本発明の動作例を示すタイムチャート、第３図
および第４図は従来技術の動作を示すタイムチャートで
ある。 図において、 ｌＯ・・・レジスタ １０１〜１０４，１１０・・・入出力動作単位対応のエ
ントリ １１・・・計算ａ識別番号 １２・・・事象通知アドレス １５・・・主記憶空間 ２０３０．４０・・・物理空間 ２２．３２．４２・・・入出力事象待行列Ｓ・・・事象
通知先セマフォ

Claims (1)

1. 【特許請求の範囲】 実プロセッサ上で複数の仮想計算機を実現する仮想計算
   機システムにおいて、 実計算機或いは仮想計算機上で実行する命令により起動
   される入出力動作の単位に対応して、その計算機を識別
   する第１の情報とその入出力動作に伴う事象を通知する
   べき実計算機又は仮想計算機内の通知先のアドレスを示
   す第２の情報とを記憶手段に保持し、 前記入出力動作に伴う事象が発生することにより、前記
   記憶手段により保持されたその入出力動作の単位に対応
   する前記第１の情報に基づいてその事象を通知するべき
   実計算機または仮想計算機が実プロセッサを得ているか
   否か調べ、得ていれば直ちに前記記憶手段により保持さ
   れたその入出力動作の単位に対応する前記第２の情報が
   示すアドレスにその事象を通知し、実プロセッサを得て
   いなければその事象を通知するべき実計算機又は仮想計
   算機に設けられた入出力事象待行列にその事象を繋ぎ、 実計算機又は仮想計算機が実プロセッサを得た際には、
   その計算機に設けられた入出力事象待行列の状態を調べ
   、空でなければその入出力事象待行列中の事象を前記記
   憶手段により保持されたその事象にかかる入出力動作の
   単位に対応する前記第２の情報が示すアドレスに通知す
   ることを特徴とする仮想計算機システムにおける入出力
   動作に伴う事象の通知方法。