JPH09282196A - 複合論理プロセッサシステムのプログラム走行制御方式 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＩＰ上で走行しているプログラムのディバ
ッグやプログラムの走行状態のモニタリングを行なう上
で、１つのオペレータコマンドの指定に付随する１つ又
は複数のパラメータを同時に指定できるようにする。 【解決手段】 １組のカレントなプログラム事象記録パ
ラメータを、ハイパバイザ上のＬＩＰ上で動作するゲス
トプログラムの走行状態を制御するオペレータコマンド
指定とそれに付随する１つ又は複数のパラメータを入力
する手段を用いて出力し、１組のカレントなＰＥＲ機構
に設定し、該ＰＥＲ機構をアクティブにする手段とハー
ドウェアがＰＥＲ要因を検出した時、前記複数のパラメ
ータに一致した場合にのみＰＥＲインターセプションを
引き起こす機能を、前記複合論理プロセッサ制御プログ
ラム及びハードウェアに付加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複合論理プロセッ
サシステム等の情報処理装置に係り、特に複合論理プロ
セッサシステムのプログラム走行制御方式に関する。

【０００２】

【従来の技術】近年、複合論理プロセッサシステムと呼
ばれる情報処理システムが実現され、その使用形態は一
般化されつつある。複合論理プロセッサシステムは、単
一の実プロセッサの下に複数の論理プロセッサを生成し
て情報処理システムを構築するものであり、実プロセッ
サ上で複合論理プロセッサ制御プログラム（以下、ハイ
パバイザという）を動作させ、このハイパバイザの制御
の下でオペレ−ティングシステム（以下、ＯＳという）
を動作させるよう構成されている。

【０００３】情報処理システムを構成するプロセッサの
使用形態としては、一般的に、実プロセッサ上で単一の
ＯＳを動作させる方法と、単一の実プロセッサ上で複数
のＯＳを動作させる複合論理プロセッサシステムまたは
仮想プロセッサシステム（以下、ＬＰＡＲという）と呼
ばれる２つの方法がある。

【０００４】実プロセッサ上で単一のＯＳを動作させる
モードをベーシックモードと言い、この方法における実
プロセッサのハードウェア資源は、１台又はそれ以上の
中央処理装置（以下、ＩＰという），１台の共用主記憶
装置（以下、ＭＳという），１台又はそれ以上のチャネ
ルパス（以下、ＣＨＰという）とから構成される。そし
てこれらの実プロセッサのハードウェア資源は、単一の
資源として扱われる。

【０００５】また、単一の実プロセッサ上に複数のＬＰ
ＡＲを構築し、複数のＯＳを動作させるモードをＬＰＡ
Ｒモードと言う。一般に、複数のＬＰＡＲを単一の実プ
ロセッサ上で実現する為に、ハイパバイザと呼ばれる複
合論理プロセッサ制御プログラムを実プロセッサ上で動
作させ、このハイパバイザの制御の下で複数のＬＰＡＲ
を生成し、更に、この各々のＬＰＡＲの上で独立したＯ
Ｓを動作させていた。従ってハイパバイザには、単一の
実プロセッサのハードウェア資源を各々のＬＰＡＲに共
用させて使用させる機能が付加されている。

【０００６】単一の実プロセッサのハードウェア資源を
各々のＬＰＡＲに共用させる方法としては、ハイパバイ
ザの制御の下に時分割でハードウェア資源を割り当てる
方法、または、ハードウェア資源を論理的に分割して各
々のＬＰＡＲに占有的に割り当てる方法、または、前述
の二つの方法を併用して割り当てる方法等が知られてい
る。この単一の実プロセッサのハードウェア資源を各々
のＬＰＡＲに割り当てる方法の従来技術としては、例え
ば、実ＩＰの共用方法として前述の二つの方法のうち前
者の方法、即ち、実ＩＰを時分割で各々のＬＰＡＲに割
り当てる方法を使用し、入出力チャネル及びＭＳのＬＰ
ＡＲでの共用方法として前述の２つの方法のうち後者の
方法、即ち、実ＣＨＰ及び実ＭＳを論理的に分割して各
々のＬＰＡＲに占有的に割り当てる方法がある。

【０００７】このような従来技術では、前記の実ＩＰ
（中央処理装置）の共用方法として、実ＩＰを時分割で
各々のＬＰＡＲ（複合論理プロセッサシステム）に割り
当てる方法をとっていたが、以下、図１を用いて従来技
術でのＬＰＡＲへの実ＩＰ割り当ての一例を説明する。
図１は、従来技術での実ＩＰを共用した方法の複合論理
プロセッサシステムの構成の一例を示した図である。図
１に於いて、実ＩＰ（以下、ＰＩＰという）はＰＩＰ０
１０２及びＰＩＰ１ １０３の２台のＰＩＰから成る
マルチプロセッサ構成（以下、ＭＰ構成という）をとっ
ている。ＰＩＰ０ １０２及びＰＩＰ１ １０３はそれ
ぞれＭＳ（共用主記憶装置）１０１に接続されており、
更に、ＰＩＰ０ １０２及びＰＩＰ１ １０３も相互に
接続されＭＰ構成をとっている。

【０００８】ＰＩＰ０ １０２及びＰＩＰ１ １０３上
では、ＭＰ構成を制御可能なハイパバイザ１１１が作動
している。このハイパバイザ１１１の制御の下でＬＰＡ
ＲＡ１１２及びＬＰＡＲＢ１１３の２つのＬＰＡＲが生
成されている。ＬＰＡＲＡ１１２及びＬＰＡＲＢ１１３
は、それぞれ、２台の論理ＩＰ（以下、ＬＩＰという）
から構成されている。即ち、ＬＰＡＲＡ１１２は、ＬＩ
ＰＡ０ １２１及びＬＩＰＡ１ １２２からなるＭＰ構
成をとっており、ＬＰＡＲＢ１１３は、ＬＩＰＢ０ １
３１及びＬＩＰＢ１ １３２からなるＭＰ構成をとって
いる。従って、ＬＰＡＲＡ１１２上で動作するＯＳはＬ
ＩＰＡ０ １２１及びＬＩＰＡ１ １２２を制御し、Ｌ
ＰＡＲＢ１１３上で動作するＯＳはＬＩＰＢ０ １３１
及びＬＩＰＢ１ １３２を制御し動作する。又、ＬＩＰ
Ａ０ １２１及びＬＩＰＢ０ １３１はＰＩＰ０ １０
２上でのみ動作し、ＬＩＰＡ１ １２２及びＬＩＰＢ１
１３２はＰＩＰ１ １０３上でのみ動作する。

【０００９】更に、オペレータコマンド指定を入力する
手段として実コンソール装置（以下、ＰＣＤという）Ｐ
ＣＤ１０４が、ＰＩＰ０ １０２とＰＩＰ１ １０３に
接続されており、該ＰＣＤ１０４は、ハイパバイザ１１
１によって２つの論理コンソール装置（以下、ＬＣＤと
いう）であるＬＣＤＡ１４２とＬＣＤＢ１４３に分割さ
れている。

【００１０】このハイパバイザ１１１によって生成され
たＬＣＤＡ１４２とＬＣＤＢ１４３は、それぞれＬＰＡ
ＲＡ１１２とＬＰＡＲＢ１１３に対するオペレータコマ
ンド指定を入力する手段としてハイパバイザ１１１の制
御の下で使用される。

【００１１】次に図２を用いてハイパバイザを構成して
いる各タスクの役割とその相互の関係について説明す
る。図２は、ハイパバイザを構成している各タスクの相
互の関連を示した構成図である。図２において、モニタ
タスク２１０は、ＰＩＰ（実中央処理装置）の制御及び
モニタタスク２１０を除く各タスクをディスパッチする
ためのスケジューリングを行うとともに割込み処理等を
行なうタスクであり、ハイパバイザの核となる機能を提
供する。モニタタスク２１０は、ＬＰＡＲ（複合論理プ
ロセッサシステム）タスク２２０とゲストＯＳ２６０と
の通信インタフェースを持つ。ＬＰＡＲタスク２２０
は、ＬＩＰタスク（論理中央処理装置）２３０及びＬＩ
Ｐタスク２３１の生成及び消去と、前記ＬＩＰタスク２
３０及びＬＩＰタスク２３１に共通する機能の制御を行
なうタスクでありＬＰＡＲの核となる機能を提供する。
ＬＰＡＲタスク２２０は、モニタタスク２１０，ＬＩＰ
タスク２３０及びＬＩＰタスク２３１とフレームタスク
２４０との通信インタフェースを持つ。ＬＩＰタスク２
３０とＬＩＰタスク２３１は、ＬＩＰ自身の制御及びゲ
ストＯＳ２６０の起動，停止及びインターセプションの
処理等の制御を司る。ＬＩＰタスク２３０とＬＩＰタス
ク２３１は、モニタタスク２１０，ＬＰＡＲタスク２２
０とゲストＯＳ２６０との通信インタフェースを持つ。

【００１２】フレームタスク２４０は、ＬＣＤ（論理コ
ンソール装置）２５０から入力されるオペレータコマン
ドの受信及びＬＣＤ２５０に出力するオペレータメッセ
ージの送信等オペレータインタフェースの制御を行なう
タスクであり、フレーム機能を提供する。フレームタス
ク２４０は、ＬＰＡＲタスク２２０とＬＣＤ２５０との
通信インタフェースを持つ。

【００１３】ＬＣＤ（論理コンソール装置）２５０は、
ハイパバイザの制御の下でオペレータコマンドの入力及
びオペレータメッセージの出力を司るコンソール装置
で、それぞれのＬＰＡＲに対応して生成される。ＬＣＤ
２５０は、フレームタスク２４０との通信インタフェー
スを持つ。モニタタスク２１０は、タスクとして動作
し、タスク制御ブロック（以下、ＴＣＢという）２１０
Ｔと対応付けられている。

【００１４】以下同様に、ＬＰＡＲタスク２２０，ＬＩ
Ｐタスク２３０，ＬＩＰタスク２３１及びフレームタス
ク２４０は、いずれもタスクとして動作し、それぞれＴ
ＣＢ２２０Ｔ，ＴＣＢ２３０Ｔ，ＴＣＢ２３１Ｔ及びＴ
ＣＢ２４０Ｔと対応付けられている。

【００１５】第２図に於いてゲストＯＳ２６０を起動し
動作させる手順は以下の如くに行われる。ハイパバイザ
の立ち上げに伴い、モニタタスク２１０が最初に起動さ
れる。モニタタスク２１０は、ＬＰＡＲタスク２２０を
起動すべく、通信インタフェースを介してＬＰＡＲタス
ク２２０をディスパッチし、制御をＬＰＡＲタスク２２
０に渡す。動作を開始したＬＰＡＲタスク２２０は、Ｌ
ＰＡＲ上で動作するＬＩＰタスク２３０とＬＩＰタスク
２３１を起動すべく、通信インタフェースを介してＬＩ
Ｐタスク２３０とＬＩＰタスク２３１を生成する。タス
クとして生成され動作を開始したＬＩＰタスク２３０と
ＬＩＰタスク２３１は、ＬＰＡＲ上で動作するゲストＯ
Ｓ２６０を起動すべく通信インタフェースを介してゲス
トＯＳ２６０をロードする。以降、ゲストＯＳ２６０の
制御の下でアプリケーションソフトウェアが走行する。

【００１６】前記ＬＩＰタスク２３０とＬＩＰタスク２
３１が、通信インタフェースを介してゲストＯＳ２６０
を起動する際、ＳＩＥ命令が使用される。このＳＩＥ命
令は、翻訳実行機能（以下、ＩＥ機能という）の一部で
あり、その一般的仕様としては、例えばＩＢＭ社発行の
刊行物”ＩＢＭ Ｓｙｓｔｅｍ／３７０ Ｅｘｔｅｎｄ
ｅｄ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｉｎｔｅｒｐｒｅｔ
ｉｖｅ Ｅｘｅｃｕｔｉｏｎ”（ＳＡ２２−７０９５）
にその詳細が記述されている。

【００１７】ゲストＯＳ２６０が走行している間に、何
らかのインターセプション条件が検出されると、実行中
のＳＩＥ命令はインターセプトされ、制御は通信インタ
フェースを介してＬＩＰタスク２３０またはＬＩＰタス
ク２３１に渡される。インターセプションはＩＥ機能の
一部であり、その一般的仕様としては、例えばＩＢＭ社
発行の前述の刊行物にその詳細が記述されている。

【００１８】ＬＩＰタスク２３０またはＬＩＰタスク２
３１は、インターセプション要因を解析し、該当するイ
ンターセプション処理を実行する。この場合のインター
セプション処理とは、例えば待ち状態インターセプショ
ンであれば、ＬＩＰタスク２３０またはＬＩＰタスク２
３１は、通信インタフェースを介して制御をＬＩＰタス
クからモニタタスク２１０に渡し、例えば命令インター
セプションであればＬＩＰタスク２３０またはＬＩＰタ
スク２３１は、インターセプトされた命令のシミュレー
ション処理を行い通信インタフェースを介して再度ゲス
トＯＳ２６０を起動する。

【００１９】ゲストＯＳ２６０が走行している間に、何
らかのホストに対する割込み条件が検出されると、実行
中のＳＩＥ命令は割り込まれ、制御はハードウェアイン
タフェースを介してモニタタスク２１０に渡される。モ
ニタタスク２１０は、割込みの要因を解析し、該当する
割込み処理の実行を起動する。この場合の割込み処理と
は、例えば、該ＬＩＰタスクへの割当て時間切れを示す
外部割込みであれば、モニタタスク２１０は通信インタ
フェースを介して制御を他のタスクに渡し、例えばプロ
グラム割込みであれば、モニタタスク２１０は、プログ
ラム割込みのシミュレーション処理を行い、通信インタ
フェースを介して再度ゲストＯＳ２６０を起動する。

【００２０】以上の如き手順で、ゲストＯＳ２６０の制
御の下でのアプリケーションソフトウェアの実行が継続
される。

【００２１】次に図３を用いて、従来技術であるＬＩＰ
（論理中央処理装置）上で動作するゲストプログラムの
走行状態を指定する１つまたはそれ以上の異なるオペレ
ータコマンドの指定を、前記ＬＣＤ（論理コンソール装
置）から入力し、且つ前記ＬＩＰ上で動作するゲストプ
ログラムが発行するプログラム事象記録機構（以下、Ｐ
ＥＲ機構という）をアクティブにした場合の、ハイパバ
イザを構成している各タスク内のオペレータコマンド指
定の流れとＰＥＲパラメータの設定方法について説明す
る。

【００２２】図３は、オペレータコマンド指定を、前記
ＬＣＤから入力した場合の各タスク内及び各タスク間の
コマンド指定の流れを説明した図である。図３におい
て、前記ＬＣＤから入力されたオペレータコマンド指定
は、なんらの修飾も受けずにフレームタスクに渡され
る。ここで、該オペレータコマンド指定の種類は、アド
レスコンペアストップの指定である。アドレスコンペア
ストップの指定は、ＬＩＰ上で走行している命令列の実
行を、オペレータが指定する命令アドレスと一致した時
点で停止するよう指示するもので、主にＬＩＰ上で走行
している命令列で構成されるプログラムのディバッグに
使用される。前記ＬＣＤから入力されたアドレスコンペ
アストップのオペレータコマンド指定は、ＬＩＰの番号
を示すＬＩＰアドレスとストップアドレスを付随したパ
ラメータとしてフレームタスクに送られる。

【００２３】該フレームタスクは、前記ＬＣＤから送ら
れて来たアドレスコンペアストップ指示を付随するパラ
メータと共にＬＰＡＲ（複合論理プロセッサシステム）
タスクに送出する。前記のアドレスコンペアストップ指
示が指示されると、フレームタスク内のセレクションロ
ジックは、ＬＣＤから送られて来た指示と該指示に付随
するパラメータをＬＰＡＲタスクに送出する。

【００２４】ＬＰＡＲタスクは、ＬＣＤから送られて来
た指示と該指示に付随するパラメータを受取る。この
際、ＬＰＡＲタスクにＬＣＤから送られて来る指示に付
随するパラメータとしては、ＬＩＰの番号を示すＬＩＰ
アドレスとアドレスコンペアストップ指定に伴うストッ
プアドレスである。この際、アドレスコンペアストップ
指定に伴うストップアドレスを受け取るフレームタスク
は、前記ストップアドレスが複数であるか否かを調べ、
もし、複数であれば、フレームタスク内のセレクション
ロジックを用いてＬＣＤから送られて来た複数のストッ
プアドレスから１つのストップアドレスのみを選択し、
ＬＰＡＲタスクに送出する。フレームタスクから送られ
て来たアドレスコンペアストップ指定とＬＩＰアドレス
及び１つのストップアドレスを受け取ったＬＰＡＲタス
クは、該パラメータをそのままＬＩＰタスクに送出す
る。

【００２５】該ＬＰＡＲタスクから送られて来た指示と
該指示に付随するパラメータを用いて、ＬＩＰタスクに
よるＰＥＲ条件設定処理を行なう。つまり、ＬＩＰタス
ク内のセレクションロジックは、ＬＰＡＲタスクから送
られて来た指示と該指示に付随するパラメータを用いて
ＬＩＰタスクによるＰＥＲ条件設定処理を行なう。

【００２６】次にＰＥＲ（プログラム事象記録）の具体
的な機能と仕様について説明する。ＰＥＲ機能を実現す
るために、制御レジスタ１０，制御レジスタ１１，制御
レジスタ９及びプログラム状態語（以下、ＰＳＷとい
う）のＰＥＲマスクが使用される。ＰＳＷのビット１
は、ＰＥＲ機能をアクティブにする否かを制御するＰＥ
Ｒマスクであり、本ビットが’１’の時、ＰＥＲ機能が
アクティブにされ、本ビットが’０’の時、ＰＥＲ機能
はアクティブにされない。制御レジスタ９は、ＰＳＷの
ＰＥＲマスク’１’の時に意味を持ち、モニタすべきＰ
ＥＲ事象の種類を指定し、ビット０からビット４のそれ
ぞれのビットが’１’の時、それぞれのビットに対応し
て、分岐成功事象、命令読み出し事象、主記憶更新事
象、汎用レジスタ更新事象及び実アドレス使用ストア命
令実行事象をモニタし、対応するビットが’０’の時前
記の対応する事象のモニタは行わない。制御レジスタ１
０は、命令読み出し事象と主記憶更新事象がアクティブ
にされた時に意味を持ち、主記憶領域のモニタ開始アド
レスを指定する。制御レジスタ１１も同様に命令読み出
し事象と主記憶更新事象がアクティブにされた時に意味
を持ち、主記憶領域のモニタ終了アドレスを指定する。
つまり、制御レジスタ１０と制御レジスタ１１の内容で
指定された主記憶領域で前記の命令読み出し事象と主記
憶更新事象が発生すると、対応するＰＥＲのプログラム
割込み発生させる。

【００２７】ＰＥＲ機能のより詳細な仕様については、
例えば、日立製作所発行の刊行物である”Ｍシリーズ処
理装置（Ｍ／ＡＳＡモード）”（８０８０−２−１４
６）の第３章であるページ３１からページ３６に”プロ
グラム事象記録（ＰＥＲ）”として記載されている。

【００２８】例えば、前記ＬＣＤ（論理コンソール装
置）から入力されたアドレスコンペアストップのオペレ
ータコマンド指定は、付随するパラメータとしてＬＩＰ
（論理中央処理装置）アドレスとコンペアアドレスを伴
ってＬＩＰタスクで受け付けられる。前記パラメータと
してのコンペアアドレスは、前記パラメータとしてのＬ
ＩＰアドレスで指定されたＬＩＰの制御レジスタ１０と
制御レジスタ１１に設定され、且つ命令読み出しに伴う
アドレスコンペアストップかまたはＭＳ（共用主記憶装
置）更新に伴うアドレスコンペアストップかによって、
該ＬＩＰの制御レジスタ９の命令読み出し事象マスクも
しくはＭＳ更新事象マスクが’１’に設定され、且つ該
ＬＩＰのＰＳＷ（プログラム状態語）のＰＥＲマスク
を’１’に設定した後で、該ＬＩＰタスクは、ＳＩＥ命
令を発行してゲストＯＳを起動する。

【００２９】以上、従来技術であるＬＩＰタスクによる
ＰＥＲ条件設定処理である、制御レジスタ１０，制御レ
ジスタ１１，制御レジスタ９及びＰＳＷのＰＥＲマスク
の設定について説明した。

【００３０】以上述べた如く、従来技術によるＬＩＰ上
で動作するゲストプログラムの走行状態の制御をオペレ
ータコマンドで指定する方法は、ＬＩＰタスクのＰＥＲ
条件設定処理で、ＬＩＰ上に搭載されている１組のＰＥ
Ｒをアクティブにすることで実現されていた。この方法
では、ＬＩＰ上で動作するゲストプログラムの走行状態
を制御するアドレスコンペアストップのオペレータコマ
ンドの指定と１組のコンペアアドレスの指定のみが可能
であった。このＬＩＰ上で動作するゲストプログラムの
走行状態を制御するアドレスコンペアストップのオペレ
ータコマンドの指定と１組のコンペアアドレスの指定の
みが可能という制限は、ＬＰＡＲモードでの複合論理プ
ロセッサシステムの、ゲストＯＳと該ゲストＯＳ上で作
動するプログラムの走行の制御に制限があることを意味
し、ＬＩＰ上で走行しているプログラムのディバッグや
プログラムの走行状態のモニタリングを行なう上での阻
害要因であり、ＬＰＡＲモードでの複合論理プロセッサ
システムの動作を操作する上での短所でもあって、無視
し得ない問題であった。

【００３１】

【発明が解決しようとする課題】以上述べた如く、従来
技術は、ＬＰＡＲ（複合論理プロセッサシステム）モー
ドでの複合論理プロセッサシステムの構成で動作するゲ
ストＯＳと該ゲストＯＳ上で作動するプログラムの走行
の制御を行なうに当たり、以下に示す問題点を有してい
た。即ち、オペレータがそれぞれのＬＰＡＲに対応付け
られたＬＣＤ（論理コンソール装置）から投入するオペ
レータコマンドによって、ＬＰＡＲ（複合論理プロセッ
サシステム）の構成で動作するゲストＯＳと該ゲストＯ
Ｓ上で作動するプログラムの走行の制御を行おうとした
時、ＬＩＰ（論理中央処理装置）上で動作するゲストプ
ログラムの走行状態を指定するオペレータコマンドの指
定に対し、１組のコンペアアドレスの指定のみが可能で
あり、該オペレータコマンドの指定に対し、複数組のコ
ンペアアドレスの指定が不可能という問題点を有してい
た。

【００３２】これは、前記ゲストＯＳ上で作動するプロ
グラムの走行を制御する際、ハイパバイザのＬＩＰタス
クによるＰＥＲ（プログラム事象記録）条件設定処理
が、より簡素になるという長所を有する反面、ＬＰＡＲ
モードでの複合論理プロセッサシステムのゲストＯＳと
該ゲストＯＳ上で作動するプログラムの走行の制御及び
その監視の指定に制限があるという短所を有している。

【００３３】この、ＬＰＡＲモードでの複合論理プロセ
ッサシステムのゲストＯＳと該ゲストＯＳ上で作動する
プログラムの走行の制御に制限があるという点は、ＬＩ
Ｐ上で走行しているプログラムのディバッグやプログラ
ムの走行状態のモニタリングを行なう上での阻害要因と
なり、この阻害要因は、ＬＰＡＲモードで複合論理プロ
セッサシステムの動作を制御し繰作する上で無視し得な
い問題であった。

【００３４】本発明の目的は、前記従来技術の問題点を
解決し、前述した短所を除去する事で、この短所によっ
て生じるところのＬＩＰ上で走行しているプログラムの
ディバッグやプログラムの走行状態のモニタリングを行
なう上での制限から生じる阻害要因を排除して、操作性
の良い複合論理プロセッサシステム（ＬＰＡＲ）のプロ
グラム走行制御方式を提供することにある。

【００３５】

【課題を解決するための手段】上記発明を達成するため
に、本発明では、少なくとも１台のプロセッサと、該プ
ロセッサのそれぞれから共用される主記憶装置とコンソ
ール装置から構成される情報処理システム上に構築され
る複合論理プロセッサシステムにおいて、それぞれの物
理プロセッサ上に構築される複数の論理プロセッサを動
作させる制御手段として複合論理プロセッサ制御プログ
ラムを使用し、前記複合論理プロセッサシステムは、前
記複合論理プロセッサ制御プログラムにより生成される
少なくとも１台の論理プロセッサと該論理プロセッサの
それぞれから共用される論理主記憶装置と、少なくとも
１台の論理コンソール装置から構成され、前記複合論理
プロセッサ制御プログラムにより生成され且つ動作する
論理プロセッサ上で動作するゲストプログラムの走行状
態を制御そして監視するために、前記論理コンソール装
置は、該論理コンソール装置から論理プロセッサ上で動
作するゲストプログラムの走行状態を指定する１つまた
はそれ以上のオペレータコマンド指定を入力する手段を
持ち、前記の手段から出力される前記のゲストプログラ
ムの走行状態を指定する１つまたはそれ以上のオペレー
タコマンドから生成される複数のゲストプログラムの走
行状態制御用パラメータを、前記プロセッサに具備され
ている１組のプログラム事象記録機構に入力パラメータ
として設定するため、前記１組のプログラム事象記録機
構をアクティブにする為の１組のパラメータを複数のパ
ラメータから生成するプログラム事象記録パラメータ生
成手段を備え、前記プログラム事象記録パラメータ生成
手段から出力される１組のカレントなプログラム事象記
録パラメータを、前記プロセッサに具備されている１組
のプログラム事象記録機構に設定し、前記１組のプログ
ラム事象記録機構に設定された１組のプログラム事象記
録パラメータを用いる事で、前記プロセッサのプログラ
ム事象記録機構をアクティブにすることで、前記論理コ
ンソール装置から入力される論理プロセッサ上で動作す
るゲストプログラムの走行状態を制御する１つ又は複数
のオペレータコマンドによって指定される複数のパラメ
ータ指定をアクティブにし、前記論理コンソール装置か
ら入力される１つ又は複数のオペレータコマンドによっ
て指定される複数のパラメータ指定をアクティブにする
為に生成された１組のプログラム事象記録パラメータ
が、前記複数のパラメータで指定されたポイント以外の
プログラム事象記録の連続した監視領域をアクティブに
されることに依って生じる、前記複数のパラメータで指
定されたポイント以外のプログラム事象記録要因を検出
しても、該プログラム事象記録割込みの発生を抑止する
手段を持ち、前記論理コンソール装置から入力される１
つ又は複数のオペレータコマンドによって指定される複
数のパラメータ指定をアクティブにする為に生成された
１組のプログラム事象記録パラメータが、前記複数のパ
ラメータで指定されたポイントのプログラム事象記録の
連続した監視領域もアクティブにされることによって生
じる前記複数のパラメータで指定されたポイントのプロ
グラム事象記録要因を検出した場合には、該プログラム
事象記録割込みを抑止せずに該プログラム事象記録割込
みを発生させる手段を併せ持ち、前記論理コンソール装
置から入力される複数のオペレータコマンドによって指
定される複数のパラメータ指定をアクティブにする為に
生成された１組のプログラム事象記録パラメータが、前
記複数のパラメータで指定された領域以外のプログラム
事象記録の監視領域をアクティブにすることによって生
じる前記複数のパラメータで指定された領域以外のプロ
グラム事象記録要因を検出しても該プログラム事象記録
割込みの発生を抑止する手段を実現するに当たり、前記
物理プロセッサがプログラム事象記録要因を検出する
と、該プロセッサを制御しているマイクロコードの制御
が強制的にプログラム事象記録割込み処理部に渡され、
該マイクロコードのプログラム事象記録割込み処理部
は、検出された前記プログラム事象記録要因の発生条件
パラメータを取り出し、前記ハードウェア的に保持され
た前記複数のパラメータと比較し、その結果、前記プロ
グラム事象記録要因の発生条件パラメータと前記ハード
ウェア的に保持された前記複数のパラメータとが不一致
である場合、該マイクロコードは、検出された前記プロ
グラム事象記録要因をクリアし、引き続く命令の処理を
続行し対応するプログラム事象記録割込みを発生させ
ず、また、前記プログラム事象記録要因の発生条件パラ
メータと前記ハードウェア的に保持された前記複数のパ
ラメータとが一致した場合、該マイクロコードは、検出
された前記プログラム事象記録要因をクリアせず、対応
するプログラム事象記録割込みを発生させ、該プログラ
ム事象記録割込みをトリガとして該マイクロコードはプ
ログラム割込みインターセプションを発生させ、前記物
理プロセッサの命令処理の制御をゲストプログラムから
複合論理プロセッサ制御プログラムに渡す様にしてい
る。

【００３６】本発明による複合論理プロセッサシステム
のプログラム走行制御方式は、論理コンソール装置から
論理プロセッサ上で動作するゲストプログラムの走行状
態を指定する１つのオペレータコマンドの指定に対して
前記オペレータコマンドに付随する複数のパラメータを
同時に指定出来、該オペレータコマンドと付随する複数
のパラメータの指定を、１組のプログラム事象記録機構
をアクティブにするためのパラメータを生成するプログ
ラム事象記録パラメータ生成手段に入力し、該プログラ
ム事象記録パラメータ生成手段の出力である１組のカレ
ントなプログラム事象記録パラメータを、前記プロセッ
サに具備されている１組のプログラム事象記録機構に設
定する。その結果、前記論理コンソール装置から入力さ
れるオペレータコマンドと該オペレータコマンドに付随
する複数のパラメータの指定を、論理プロセッサ上で動
作するゲストプログラムの処理性能を低下させることな
く、同時に機能させることが可能となる。

【００３７】本発明は、従って前記のＬＩＰ（論理中央
処理装置）上で走行しているプログラムのディバッグや
プログラムの走行状態のモニタリングを行なう上で、オ
ペレータの操作性を格段に向上させた複合論理プロセッ
サシステムのプログラム走行制御方式を提供する事がで
きる。

【００３８】

【発明の実施の形態】以下、本発明による複合論理プロ
セッサシステムのプログラム走行制御方式の一実施例
を、図面を用いて詳細に説明する。なお、本発明が適用
される複合論理プロセッサシステムは、図１により説明
したものと同一の構成を有しており、またそのハイパバ
イザのタスクの構成は、図２により説明したものと同一
である。まず、図２及び図４を用いて、本発明によるＬ
ＩＰ（論理中央処理装置）上で動作するゲストプログラ
ムの走行状態を制御するオペレータコマンド及び該オペ
レータコマンドに付随するパラメータの指定をＬＣＤ
（論理コンソール装置）から入力した場合の、ハイパバ
イザを構成している各タスク内のオペレータコマンドの
指定の流れについて詳細に説明する。図４は、本発明で
ある複合論理プロセッサシステムのプログラム走行制御
方式を実現する上での、オペレータコマンド及び該オペ
レータコマンドに付随するパラメータの指定をＬＣＤか
ら入力した場合の各タスク内及び各タスク間のコマンド
の指定の流れを説明した図である。

【００３９】図４において、前記ＬＣＤから入力された
オペレータコマンド及び該オペレータコマンドに付随す
るパラメータの指定は、何等の修飾も受けずにフレーム
タスクに渡される。ここで、該オペレータコマンド指定
の種類は、アドレスコンペアストップの指定である。ア
ドレスコンペアストップの指定の目的は、図３での説明
と同一であり、主にＬＩＰ上で走行している命令列で構
成されるプログラムのディバッグに使用される。ＬＩＰ
上で走行している命令に対するアドレスコンペアストッ
プの指定の具体的な方法は、前述の日立製作所発行の刊
行物に詳述されている。前記ＬＣＤから入力されたアド
レスコンペアストップのオペレータコマンドの指定は、
付随するパラメータとしてＬＩＰの番号を示すＬＩＰア
ドレスと１つ又はそれ以上のコンペアアドレスをフレー
ムタスクに送出する。

【００４０】前記ＬＣＤから送られて来たアドレスコン
ペアストップ指示を付随する複数のパラメータと共に受
け取った該フレームタスクは、該指示と該指示に付随す
るパラメータをセレクション動作等の操作を加えずその
ままＬＰＡＲ（複合論理プロセッサシステム）タスクに
送出する。フレームタスクから送られて来た前記アドレ
スコンペアストップ指示を該指示に付随する複数のパラ
メータと共に受け取ったＰＡＲタスクは、該フレームタ
スクから送られて来た前記アドレスコンペアストップ指
示と該指示に付随するパラメータの全てをＬＩＰタスク
に送出する。

【００４１】ＬＩＰタスクは、ＬＰＡＲタスクから送ら
れて来た指示と該指示に付随するパラメータをそのまま
受取る。ＬＩＰタスクは、前記ＬＰＡＲタスクから送ら
れて来たアドレスコンペアストップ指示と該指示に付随
する複数のパラメータの全てを、ＬＩＰタスク内のＰＥ
Ｒ（プログラム事象記録）パラメータ生成ロジックに入
力する。該ＰＥＲパラメータ生成ロジックは、前記ＬＰ
ＡＲタスクから送られて来たアドレスコンペアストップ
指示と該指示に付随する複数のパラメータの全てから１
組のＰＥＲ指示と該指示に付随するパラメータを生成
し、ＬＩＰタスク内のＰＥＲ条件設定処理に送出する。

【００４２】前記ＰＥＲ条件設定処理は、前記ＰＥＲパ
ラメータ生成ロジックから送られてきた１組のＰＥＲ指
示と該指示に付随するパラメータ群を用いて、制御レジ
スタ１０，制御レジスタ１１，制御レジスタ９及びＰＳ
Ｗ（プログラム状態語）のＰＥＲマスクの設定を行う。

【００４３】次にＰＥＲの具体的な機能と仕様について
再度説明する。ＰＥＲ機能を実現するために、制御レジ
スタ１０，制御レジスタ１１，制御レジスタ９及びプロ
グラム状態語（以下、ＰＳＷという）のＰＥＲマスクが
使用される。ＰＳＷのビット１は、ＰＥＲ機能をアクテ
ィブにする否かを制御するＰＥＲマスクであり、本ビッ
トが’１’の時、ＰＥＲ機能がアクティブにされ、本ビ
ットが’０’の時、ＰＥＲ機能はアクティブにされな
い。制御レジスタ９は、ＰＳＷのＰＥＲマスク’１’の
時に意味を持ち、モニタすべきＰＥＲ事象の種類を指定
し、ビット０からビット４のそれぞれのビットが’１’
の時、それぞれのビットに対応して、分岐成功事象、命
令読み出し事象、主記憶更新事象、汎用レジスタ更新事
象及び実アドレス使用ストア命令実行事象をモニタし、
対応するビットが’０’の時前記の対応する事象のモニ
タは行わない。

【００４４】制御レジスタ１０は、命令読み出し事象と
主記憶更新事象がアクティブにされた時に意味を持ち、
主記憶領域のモニタ開始アドレスを指定する。制御レジ
スタ１１も同様に命令読み出し事象と主記憶更新事象が
アクティブにされた時に意味を持ち、主記憶領域のモニ
タ終了アドレスを指定する。つまり、制御レジスタ１０
と制御レジスタ１１の内容で指定された主記憶領域で前
記の命令読み出し事象と主記憶更新事象が発生すると、
対応するＰＥＲのプログラム割込みを発生させる。

【００４５】ＰＥＲ機能のより詳細な仕様については、
例えば、日立製作所発行の刊行物である”Ｍシリーズ処
理装置（Ｍ／ＡＳＡモード）”（８０８０−２−１４
６）の第３章であるページ３１からページ３６に”プロ
グラム事象記録（ＰＥＲ）”として記載されている。

【００４６】以上、本発明における、ＬＩＰ上で動作す
るゲストプログラムの走行状態を制御するアドレスコン
ペアストップのオペレータコマンドの指定をＬＣＤから
入力した場合の、ハイパバイザを構成している各タスク
内のオペレータコマンドの指定の流れとＰＥＲパラメー
タの設定方法について詳細に説明した。

【００４７】次に、図５を用いて、本発明であるハイパ
バイザを構成しているＬＩＰ（論理中央処理装置）タス
クにおけるＰＥＲ（プログラム事象記録）パラメータ生
成ロジックの出力値である、カレントな１組の制御レジ
スタ１０，制御レジスタ１１，制御レジスタ９及びＰＳ
Ｗ（プログラム状態語）のＰＥＲマスクに設定する値の
生成方法について詳細に説明する。図５は、本発明であ
る複合論理プロセッサシステムのプログラム走行制御方
式を実現する上での、前記ＰＥＲパラメータ生成ロジッ
クを用いて、カレントな１組の制御レジスタ１０，制御
レジスタ１１，制御レジスタ９及びＰＳＷのＰＥＲマス
クに設定するために生成される生成値を説明した図であ
る。なお、本実施例では、該オペレータコマンドの指定
の種類は、アドレスコンペアストップの指定及び該指定
に複数のコンペアアドレスの指定があるかの２種類であ
る。

【００４８】図５において、前記アドレスコンペアスト
ップの指定及び該指定に複数のコンペアアドレスの指定
があるかの２種類の組合せから、１組のカレントな制御
レジスタ１０，制御レジスタ１１，制御レジスタ９及び
ＰＳＷのＰＥＲマスクに対してセットするべきＰＥＲパ
ラメータの出力値が、以下に示す如くのケース５０１か
らケース５０３の３通りのケースについて、前記ＰＥＲ
パラメータ生成ロジックから出力される。以下、図５に
沿って各々のケース毎に説明する。 ケース５０１ ： このケースは、前記アドレスコンペ
アストップの指定が無いケースである。この場合は、カ
レントなＰＥＲ機構を使用しないケースであり、前記Ｐ
ＥＲパラメータ生成ロジックからは、１組のカレントな
制御レジスタ１０，制御レジスタ１１，制御レジスタ９
及びＰＳＷのＰＥＲマスクに対してセットするべきＰＥ
Ｒパラメータの値は、ゲストＯＳの設定したゲストの制
御レジスタ１０，ゲストの制御レジスタ１１，ゲストの
制御レジスタ９及びゲストのＰＳＷのＰＥＲマスクと同
一の値が出力される。

【００４９】ケース５０２ ： このケースは、前記ア
ドレスコンペアストップの指定があり、そして該指定に
複数のコンペアアドレスの指定が無いケースである。こ
の場合は、カレントなＰＥＲ機構を使用するケースであ
り、前記ＰＥＲパラメータ生成ロジックからは、カレン
トな制御レジスタ１０と制御レジスタ１１にセットする
べきＰＥＲパラメータの値は両方共、ＬＣＤ（論理コン
ソール装置）から送られた１つのコンペアアドレスの値
が出力される。前記ＰＥＲパラメータ生成ロジックか
ら、カレントな制御レジスタ９のビット１にセットする
べきＰＥＲパラメータは、ＬＣＤから指定された指示が
命令アドレスコンペアストップの指示であれば、’１’
の値が出力され、カレントな制御レジスタ９のビット２
にセットするべきＰＥＲパラメータは、ＬＣＤから指定
された指示がストアアドレスコンペアストップの指示で
あれば、’１’の値がそれぞれ出力され、カレントな制
御レジスタ９のその他のビットにセットするべきＰＥＲ
パラメータは、’０’の値が出力される。前記ＰＥＲパ
ラメータ生成ロジックから、カレントなＰＳＷのＰＥＲ
マスクに対してセットするべきＰＥＲパラメータは、’
１’の値が出力される。その結果、前記ＰＥＲパラメー
タ生成ロジックから出力されるＰＥＲパラメータの値
は、カレントなＰＥＲ機構の命令読み出し事象と主記憶
更新事象をアクティベートする値である。

【００５０】ケース５０３ ： このケースは、前記命
令ステップの指定が無く、アドレスコンペアストップの
指定があり、そして該指定に複数のコンペアアドレスの
指定が指定があるケースである。この場合は、カレント
なＰＥＲ機構を使用するケースであり、前記ＰＥＲパラ
メータ生成ロジックからは、カレントな制御レジスタ１
０にセットするべきＰＥＲパラメータとして、ＬＣＤか
ら送られた複数のコンペアアドレスの値のうち最小の値
が出力される。前記ＰＥＲパラメータ生成ロジックから
は、カレントな制御レジスタ１１にセットするべきＰＥ
Ｒパラメータとして、ＬＣＤから送られた複数のコンペ
アアドレスの値のうち最大の値が出力される。前記ＰＥ
Ｒパラメータ生成ロジックから、カレントな制御レジス
タ９のビット１にセットするべきＰＥＲパラメータは、
ＬＣＤから指定された指示が命令アドレスコンペアスト
ップの指示であれば、’１’の値が出力され、カレント
な制御レジスタ９のビット２にセットするべきＰＥＲパ
ラメータは、ＬＣＤから指定された指示がストアアドレ
スコンペアストップの指示であれば、’１’の値がそれ
ぞれ出力され、カレントな制御レジスタ９のその他のビ
ットにセットするべきＰＥＲパラメータは、’０’の値
が出力される。前記ＰＥＲパラメータ生成ロジックから
は、カレントなＰＳＷのＰＥＲマスクに対してセットす
るべきＰＥＲパラメータとして、’１’の値が出力され
る。その結果、前記ＰＥＲパラメータ生成ロジックから
出力されるＰＥＲパラメータは、カレントなＰＥＲ機構
の命令読み出し事象と主記憶更新事象をアクティベート
する値である。

【００５１】以上、本発明であるハイパバイザを構成し
ているＬＩＰタスクによるＰＥＲパラメータ生成ロジッ
クを用いて、カレントな１組の制御レジスタ１０，制御
レジスタ１１，制御レジスタ９及びＰＳＷのＰＥＲマス
クに設定する値の生成方法について詳細に説明した。

【００５２】次に、図６を用いて、本発明であるハイパ
バイザを構成しているＬＩＰ（論理中央処理装置）タス
クによるＰＥＲ（プログラム事象記録）パラメータ生成
ロジックを用いたところのカレントな１組の制御レジス
タ１０，制御レジスタ１１，制御レジスタ９及びＰＳＷ
（プログラム状態語）のＰＥＲマスクに設定する値の生
成で使用される複数のパラメータの内容及びその用途に
ついて詳細に説明する。図６は、本発明である複合論理
プロセッサシステムのプログラム走行制御方式を実現す
る上での、前記ＰＥＲパラメータ生成ロジックの出力を
得るために用いられる複数のパラメータを格納しておく
ＬＩＰタスクのＴＣＢ（タスク制御ブロック）のパラメ
ータエントリを説明した図である。図６に示すように、
前記ＬＩＰタスクのＴＣＢには、ＰＳＷ，制御レジスタ
９，制御レジスタ１０及び制御レジスタ１１の内容を保
存する４つのエントリが、それぞれハイパバイザ用，ゲ
ストＯＳ用及びカレント用の３種類用意される。

【００５３】更に、図６に示すように、前記ＬＩＰタス
クのＴＣＢには、本発明である複合論理プロセッサシス
テムのプログラム走行制御方式を実現する上で必要なア
ドレスコンペアストップの指定に付随する複数のコンペ
アアドレスを格納するコンペアアドレスエントリと前記
指定を判別するフラグエントリが用意される。

【００５４】尚、ＰＳＷの情報を、ハイパバイザ用，ゲ
ストＯＳ用及びカレント用の３種類用意する従来技術の
１つとして、例えば、特公平６−６８７２８号公報
（「仮想計算機システム」小野寺修）がある。本従来技
術では、３面化されたＰＳＷを用いた仮想計算機システ
ムのカレントなＰＳＷの生成方法が詳細に開示されてい
るが、本発明の目的であるオペレータコマンドと該コマ
ンドに付随する複数のパラメータを同時にアクティベー
トするためにカレントなＰＥＲ機構を制御し、３面化さ
れた制御レジスタの内容を操作し、制御する手段には触
れておらず開示にも至っていない。

【００５５】本発明では、本発明の目的であるオペレー
タコマンドと該コマンドに付随する複数のパラメータを
同時にアクティベートするためにカレントなＰＥＲ機構
を制御するために制御レジスタを３面化し、３面化され
た制御レジスタの内容の操作と制御する手段について詳
細に開示する。図６において、ＬＩＰタスクのＴＣＢの
パラメータエントリは、ハイパバイザ用のホストパラメ
ータエントリ，ゲストＯＳ用のゲストパラメータエント
リ及び実プロセッサに実際にセットするカレントパラメ
ータエントリの３種類のＰＥＲ用パラメータエントリ
が、ハイパバイザの制御の下にＬＩＰタスクのＴＣＢ内
で読み出しや格納及び変更の操作を受ける。

【００５６】ハイパバイザ用のホストパラメータエント
リは、ホスト制御レジスタ１０，ホスト制御レジスタ１
１，ホスト制御レジスタ９及びホストＰＳＷの各エント
リからなり、ＳＩＥ命令を発行する直前で、実プロセッ
サの制御レジスタ１０，制御レジスタ１１，制御レジス
タ９及びＰＳＷの内容が格納される。該ホストパラメー
タエントリの内容は、ＳＩＥ命令で起動されたゲストＯ
Ｓが割込み又はインターセプションによって、制御がゲ
ストＯＳからハイパバイザに渡される場合に、実プロセ
ッサの前記のパラメータに対応した制御レジスタ群及び
ＰＳＷの回復、更に、前記ＰＥＲパラメータ生成ロジッ
クの入力パラメータとして使用される。

【００５７】ゲストＯＳ用のゲストパラメータエントリ
は、ゲスト制御レジスタ１０，ゲスト制御レジスタ１
１，ゲスト制御レジスタ９及びゲストＰＳＷの各エント
リからなり、ＳＩＥ命令の実行時に、このゲストパラメ
ータエントリからＳＤを経由して実プロセッサの制御レ
ジスタ１０，制御レジスタ１１，制御レジスタ９及びＰ
ＳＷにロードされる。更に、前記ゲストパラメータエン
トリへの格納は、ＳＩＥ命令で起動されたゲストＯＳが
割込み又はインターセプションによって、ゲストＯＳか
らハイパバイザに制御が渡される場合に、実プロセッサ
の制御レジスタ１０，制御レジスタ１１，制御レジスタ
９及びＰＳＷの内容がＳＤを経由して格納が行なわれ
る。

【００５８】実プロセッサに実際にセットするカレント
パラメータエントリは、カレント制御レジスタ１０，カ
レント制御レジスタ１１，カレント制御レジスタ９及び
カレントＰＳＷの各エントリからなり、ＳＩＥ命令の実
行時に、前記ゲストパラメータエントリの内容をＳＤを
経由して実プロセッサの制御レジスタ群に対しロードす
るが、そのままの内容では前記のロードが行えない場合
に、カレントパラメータエントリからＳＤを経由して実
プロセッサの制御レジスタ１０，制御レジスタ１１，制
御レジスタ９もしくはＰＳＷにロードされる。更に、該
カレントパラメータエントリへは、ＳＩＥ命令を発行す
る直前で本発明であるハイパバイザを構成しているＬＩ
Ｐタスクによる、ＰＥＲパラメータ生成ロジックの出力
の内容が格納される。

【００５９】次に、前記ＬＩＰタスク内のＴＣＢのコン
ペアアドレスエントリについて説明する。該ＬＩＰタス
ク内のＴＣＢのコンペアアドレスエントリには、ハイパ
バイザが、本発明である複合論理プロセッサシステムの
プログラム走行制御方式を実現する上で必要なＬＣＤ
（論理コンソール装置）から入力されたオペレータコマ
ンドであるアドレスコンペアストップ指示に付随する複
数のコンペアアドレスが格納される。前記、アドレスコ
ンペアストップ指示に付随する複数のコンペアアドレス
は、複数のエントリからなり、ＳＩＥ命令の実行時に、
前記複数のコンペアアドレスエントリの内容をＳＤを経
由して実プロセッサの内部レジスタ群に対してロードさ
れ保持される。該ＬＩＰタスク内のＴＣＢのフラグエン
トリ内の複数の制御用フラグは、命令ステップ指示フラ
グ，アドレスコンペアストップ指示フラグ，ゲストＰＥ
Ｒ指示フラグ，ＬＩＰ停止フラグ及び該ＬＩＰタスクが
存在している状態キューを示すキューＩＤから構成され
る。

【００６０】次に、前記ＬＩＰタスク内のＴＣＢのフラ
グエントリについて説明する。該ＬＩＰタスク内のＴＣ
Ｂのフラグエントリには、ハイパバイザが、本発明であ
る複合論理プロセッサシステムのプログラム走行制御方
式を実現する上で必要とされるＬＩＰタスクを制御する
ために使用される複数の制御用フラグが格納される。該
ＬＩＰタスク内のＴＣＢのフラグエントリ内の複数の制
御用フラグは、アドレスコンペアストップ指示フラグ，
ＬＩＰ停止フラグ及び該ＬＩＰタスクが存在している状
態キューを示すキューＩＤから構成される。

【００６１】以下、それぞれのフラグの機能について説
明する。 （１） アドレスコンペアストップ指示フラグ ： ア
ドレスコンペアストップ指示フラグは、ＬＣＤからアド
レスコンペアストップ動作が指示されたときに、’１’
にセットされ、アドレスコンペアストップ動作が解除さ
れたときに’０’にリセットされる。該アドレスコンペ
アストップ指示フラグは、ＰＥＲパラメータ生成ロジッ
クの入力パラメータとして使用される。

【００６２】（２） ＬＩＰ停止フラグは、前記アドレ
スコンペアストップの条件が成立したときにＬＰＡＲタ
スクにより’１’にセットされ、前記アドレスコンペア
ストップの条件が消滅したときに’０’にリセットされ
る。該ＬＩＰ停止フラグは、モニタタスクのタスクスケ
ジューラが前記ＬＩＰタスクをディスパッチするか否か
を判断するタスクスケジューリングの入力パラメータと
して使用される。

【００６３】（３） キューＩＤは、該ＬＩＰタスクが
現在所属しているキューを識別するＩＤを保持する。こ
こでいうキューとは、タスクが所属している状態キュー
を云い、例えば、該ＬＩＰタスクがモニタタスクのタス
クスケジューラによってディスパッチ可能状態にあれ
ば、タスクレディキューに所属し、前記ＬＩＰタスクが
モニタタスクのタスクスケジューラによってディスパッ
チ不能状態にあれば、タスクサスペンドキューに所属
し、前記ＬＩＰタスクがウェイト状態にあれば、タスク
ウェイトキューに所属し、タスクの状態の遷移に伴いダ
イナミックに変更される。該キューＩＤは、モニタタス
クのタスクスケジューラが前記ＬＩＰタスクをディスパ
ッチするか否かを判断するタスクスケジューリングの入
力パラメータとして使用される。以上、前記ＬＩＰタス
ク内のＴＣＢのフラグエントリの個々のフラグとＩＤに
ついて詳細に説明した。

【００６４】次に、図７を用いてオペレータがＬＣＤ
（論理コンソール装置）から複数のコンペアアドレスの
指定を伴うアドレスコンペアストップ動作を指示したと
きの、ＬＩＰ（論理中央処理装置）タスク内のカレント
なＰＥＲ（プログラム事象記録）機構の設定手順を説明
する。図７は、オペレータが、ＬＣＤから複数のコンペ
アアドレスを伴うアドレスコンペアストップ動作を指示
したときの、ＬＩＰタスク内のカレントなＰＥＲ機構の
設定手順を示したフローチャートであり、ステップ７０
１〜ステップ７０７からなる。以下、各ステップ毎にそ
の処理内容を説明する。

【００６５】ステップ７０１ ： ＬＣＤから複数のコ
ンペアアドレスを伴うアドレスコンペアストップ動作を
指示されると、モニタタスクは指定されたＬＩＰタスク
をアンディスパッチして、該ＬＩＰタスクの動作を停止
させる。前記のアンディスパッチとは、指定されたタス
クがディスパッチ中であれば該タスクのデイスパッチ終
了を待ち、指定されたタスクがディスパッチ中で無けれ
ばその時点で一時的に該タスクのデイスパッチを停止す
ることを云う。

【００６６】ステップ７０２ ： 前記ＬＩＰタスクの
アンディスパッチ操作の後で、モニタタスクは指定され
たＬＩＰタスクが現在所属しているレディキューから、
該ＬＩＰタスクのＴＣＢ（タスク制御ブロック）内のキ
ューＩＤを変更することによって、サスペンドキューに
所属を移動する。該ＬＩＰタスクは、所属がレディキュ
ーからサスペンドキューに移動されたことでサスペンド
状態となり該タスクはディスパッチされなくなる。

【００６７】ステップ７０３ ： モニタタスクは、指
定されたＬＩＰタスクのＴＣＢのフラグエントリを以下
のように設定する。即ち、アドレスコンペアストップ動
作が指定されていれば、アドレスコンペアストップ指示
フラグを’１’にセットする。

【００６８】ステップ７０４ ： 指定されたＬＩＰタ
スクは、ＰＥＲパラメータ生成ロジックをアクティベー
ションして図５に示す出力を得、この出力をＰＥＲ条件
設定処理に渡す。

【００６９】ステップ７０５ ： 指定されたＬＩＰタ
スクは、ＰＥＲパラメータ生成ロジックから渡されたカ
レントＰＥＲに設定すべきＰＥＲパラメータを用いて、
カレントＰＥＲ機構をアクティベーションするＰＥＲ条
件設定処理を実行する。この時、ＬＣＤからのアドレス
コンペアストップ動作の指示と共に送られて来た複数の
コンペアアドレスを前記ＬＩＰタスクの対応するＴＣＢ
内のコンペアアドレスエントリに格納する。

【００７０】ステップ７０６ ： 前記ＬＩＰタスクの
ＰＥＲ条件設定処理の後で、モニタタスクは指定された
ＬＩＰタスクが現在所属しているサスペンドキューか
ら、該ＬＩＰタスクのＴＣＢ内のキューＩＤを変更する
ことによって、レディキューに所属を移動する。該ＬＩ
Ｐタスクは、所属がサスペンドキューからレディキュー
に移動されたことでレディ状態となり該タスクはディス
パッチ可能状態になる。

【００７１】ステップ７０７ ： モニタタスクは指定
されたＬＩＰタスクのアンディスパッチ状態を解除し
て、該ＬＩＰタスクの動作の起動をリリーズする。以
上、図７を用いてオペレータがＬＣＤから複数のコンペ
アアドレスを伴うアドレスコンペアストップ動作を指示
したときの、ＬＩＰタスク内のカレントＰＥＲ設定手順
を説明した。

【００７２】次に、図８を用いてカレントなＰＥＲ（プ
ログラム事象記録）機構が、ＰＥＲの条件を検出したと
きのマスタタスクの処理及びＬＩＰ（論理中央処理装
置）タスクの扱いの手順を説明する。図８は、本発明に
於いてカレントなＰＥＲ機構が、ＰＥＲの条件を検出し
たときのマスタタスクの処理及びＬＩＰタスクの扱いの
処理手順を示したフローチャートであり、ステップ８０
１〜ステップ８０３からなる。以下、各ステップ毎にそ
の処理内容を説明する。

【００７３】ステップ８０１ ： 図７で説明した如く
に、オペレータがＬＣＤ（論理コンソール装置）から複
数のコンペアアドレスを伴うアドレスコンペアストップ
動作を指示したとき、カレントなＰＥＲ機構がアクティ
ベーションされ、前記の条件が成立すると、マスタタス
クに対し、カレントなＰＥＲ割込みを介してＰＥＲ条件
成立が報告される。該カレントなＰＥＲ割込みが発生す
ると、モニタタスクは指定されたＬＩＰタスクのＴＣＢ
（タスク制御ブロック）内のフラグエントリのアドレス
コンペアストップ指示フラグが’１’にセットされてい
る否かをテストする。前記のフラグが’１’にセットさ
れていればステップ８０２に行き、’１’にセットされ
ていなければステップ８０３に行く。

【００７４】ステップ８０２ ： このステップでは、
指定されたＬＩＰタスクは、自分のＴＣＢ内から取り出
した１つ又はそれ以上のコンペアアドレスパラメータを
用いて、アドレスコンペアストップ条件が成立している
か否かを調べ、成立していればステップ８０３に行き、
成立していなければカレントなＰＥＲ機構が、ＰＥＲの
条件を検出したときのマスタタスクの処理及びＬＩＰタ
スクの処理手順を終了する。

【００７５】ステップ８０３ ： このステップは、指
定されたＬＩＰタスクを停止状態に置く処理を行なう。
即ち、指定されたＬＩＰタスクが属するＬＰＡＲ（複合
論理プロセッサシステム）タスクが、該ＬＩＰタスクの
ＴＣＢ内のＬＩＰ停止フラグを’１’にセットし、ＬＰ
ＡＲタスクが発行するタスク停止マクロ命令によって、
モニタタスクが該ＬＩＰタスクが現在所属しているレデ
ィキューから、該ＬＩＰタスクのＴＣＢ内のキューＩＤ
を変更することによって、サスペンドキューに所属を移
動する。該ＬＩＰタスクは、所属がレディキューからサ
スペンドキューに移動されたことでサスペンド状態とな
り該タスクのディスパッチは抑止され、タスクの停止状
態が実現される。ここで、カレントなＰＥＲ機構が、Ｐ
ＥＲの条件を検出したときのマスタタスクの処理及びＬ
ＩＰタスクの処理手順を終了する。

【００７６】以上、図８を用いてカレントなＰＥＲ機構
が、ＰＥＲの条件を検出したときのマスタタスクの処理
及びＬＩＰタスクの扱いの手順を詳細に説明した。

【００７７】次に、図９を用いてカレントなＰＥＲ（プ
ログラム事象記録）機構が、ＰＥＲ要因発生を検出し、
実際にハードウェアによるＰＥＲ割込み条件を成立させ
るときのハードウェアに内蔵されたマイクロコードの処
理手順について説明する。図９は、本発明に於いてカレ
ントなＰＥＲ機構が、ＰＥＲ要因発生を検出し、実際に
ハードウェアによるＰＥＲ割込み条件を成立させるとき
のハードウェアに内蔵されたマイクロコードの処理手順
を示したフローチャートであり、ステップ９０１〜ステ
ップ９１３からなる。

【００７８】ステップ９０１ ： カレントなＰＥＲ機
構が、ＰＥＲ要因発生を検出すると、ＰＩＰはハードウ
ェア論理によるマイクロコードブレイクインを起し、Ｐ
ＥＲ処理マイクロコードを起動する。ハードウェア論理
によるＰＥＲ処理マイクロコードを起動するマイクロコ
ードブレイクインとは、ＰＩＰ（実中央処理装置）のハ
ードウェアが、命令の処理の切れ目で強制的に命令処理
用マイクロコードの実行をサスペンドし、ＰＥＲ処理用
マイクロコードの先頭からマイクロコードの実行を開始
させる事をいう。

【００７９】ステップ９０２ ： 本ステップでは、Ｐ
ＩＰがＩＥ（翻訳実行）モードで動作しているか否かが
テストされ、ＰＩＰがＩＥモードで動作していなければ
ステップ９０３へ行き、ＩＥモードで動作していればス
テップ９０４へ行く。

【００８０】ステップ９０３ ： 本ステップは、ＰＩ
ＰがＩＥモードで走行していない場合にのみ実行され、
ＰＥＲ処理マイクロコードは従来技術と同様のＰＥＲ割
込みの処理を行う。つまり、ＰＩＰは、ＰＥＲ割込み処
理を起動する。ここでのＰＥＲ割込み処理とは、ＰＩＰ
の現ＰＳＷ（プログラム状態語）をハイパバイザのＰＳ
Ａ内の旧ＰＳＷ領域にストアし、更に関連するＰＥＲ割
込みパラメータをハイパバイザのＰＳＡ内の所定の領域
にストアし、ハイパバイザのＰＳＡ内の新ＰＳＷ領域の
データをＰＩＰの現ＰＳＷにロードする事である。以上
の処理は、ＰＥＲ割込み処理マイクロコードで行われ、
このＰＳＷの入替えによって、ハイパバイザのＰＥＲ割
込みハンドラが起動される。

【００８１】ステップ９０４ ： 本ステップは、ＰＩ
ＰがＩＥモードで走行している場合にのみ実行され、Ｐ
ＥＲ処理マイクロコードは、ＰＩＰ内のハードウェアか
らカレントなＰＥＲコードとカレントなＰＥＲアドレス
を取り出す。

【００８２】ステップ９０５ ： 本ステップでは、Ｐ
ＥＲ処理マイクロコードはＳＩＥ命令のオペランドであ
るＳＤを経由してＰＩＰ内にハードウェア的に保持され
ている１つ又はそれ以上のコンペアアドレスパラメータ
とフラグエントリとを取り出す。

【００８３】ステップ９０６ ： 本ステップでは、Ｐ
ＥＲ処理マイクロコードは取り出したフラグエントリの
内容であるアドレスコンペアストップの指示が、ステッ
プ９０４で取り出したカレントなＰＥＲコードの表示と
一致しているか否かをテストする。ここで、一致してい
ると見なされるのは、カレントなＰＥＲコードの表示が
命令読み出し事象又は主記憶更新事象を示している場合
である。本ステップでのテストの結果、一致していれば
ステップ９０８に行き、一致していなければステップ９
０７に行く。

【００８４】ステップ９０７ ： 本ステップは、カレ
ントなＰＥＲ機構が、ＰＥＲ要因発生を検出し、ＰＩＰ
はハードウェア論理によるマイクロコードブレイクイン
を起し、ＰＥＲ処理マイクロコードを起動したが、結果
として該ＰＥＲ要因発生を無視すると判断された場合に
実行され、ＰＥＲ処理マイクロコードは該ＰＥＲ要因を
クリアした後、後続する命令処理を続行すべくＥＯＰを
発行してＰＥＲ処理を完了する。

【００８５】ステップ９０８ ： ＰＥＲ処理マイクロ
コードは、ＳＩＥ命令のオペランドであるＳＤを経由し
てＰＩＰ内にハードウェア的に保持されている１つ又は
それ以上のコンペアアドレスパラメータの中から１番目
のコンペアアドレスを選択して取り出す。

【００８６】ステップ９０９ ： ＰＥＲ処理マイクロ
コードは、前のステップで取り出されたコンペアアドレ
スと、ステップ９０４で取り出されたＰＥＲアドレスと
を比較する。

【００８７】ステップ９１０ ： ステップ９０９での
比較の結果、一致していればステップ９１３に行き、不
一致であればステップ９１１に行く。

【００８８】ステップ９１１ ： ＰＥＲ処理マイクロ
コードは、ＳＩＥ命令のオペランドであるＳＤを経由し
てＰＩＰ内にハードウェア的に保持されている１つ又は
それ以上のコンペアアドレスパラメータの中の全てのコ
ンペアアドレスがステップ９０４で取り出されたＰＥＲ
アドレスと比較されたかをテストする。前記の比較が完
了していればステップ９０７に行き、該比較が完了して
いなければステップ９１２に行く。

【００８９】ステップ９１２ ： ＰＥＲ処理マイクロ
コードは、前記のハードウェア的に保持されている１つ
又はそれ以上のコンペアアドレスパラメータの中からス
テップ９０９で比較されたコンペアアドレスの次のエン
トリのコンペアアドレスを選択して取り出し、その後ス
テップ９０９に行く。

【００９０】ステップ９１３ ： ステップ９１０の判
定で選択されたコンペアアドレスとステップ９０４で取
り出されたＰＥＲアドレスとが一致したと判定された場
合、ＰＥＲ処理マイクロコードは、ＰＥＲ検出インター
セプション処理を行い、制御をハイパバイザに渡す。Ｐ
ＥＲ検出インターセプション処理では、インターセプシ
ョン処理マイクロコードは、ＩＥ（翻訳実行）モードで
動作していた現在までのレジスタ類をＳＤにストアし、
ＩＥモードをオフとした後ＳＩＥ命令の次の命令から命
令処理を実行すべくＥＯＰを発行してインターセプショ
ン処理を完了するプロセスが実行される。

【００９１】以上説明した如く本発明においては、従来
技術では、ＬＰＡＲ（複合論理プログラムシステム）モ
ードでの複合論理プロセッサシステムの構成で動作する
ゲストＯＳと該ゲストＯＳ上で作動する前記のプログラ
ムの走行の制御を行うに当たり、前記のプログラムの走
行の制御を、オペレータがそれぞれのＬＰＡＲに対応付
けられた論理コンソール装置から投入するオペレータコ
マンドによって行おうとした時、ＬＩＰ（論理中央処理
装置）上で動作するゲストプログラムの走行状態を指定
するオペレータコマンドの指定に対し、１組のコンペア
アドレスの指定のみが可能であり、該オペレータコマン
ドの指定に対し、複数組のコンペアアドレスの指定が不
可能という問題点を除去することが出来る。これは、前
記ゲストＯＳ上で作動するプログラムの走行を制御する
際、ＬＰＡＲモードでの複合論理プロセッサシステムの
ゲストＯＳと該ゲストＯＳ上で作動するプログラムの走
行の制御及びその監視の指定に制限があるという短所を
除去することである。また、ＬＰＡＲモードでの複合論
理プロセッサシステムのゲストＯＳと該ゲストＯＳ上で
作動するプログラムの走行の制御に関わる制限を除去す
ることが出来る。さらに、ＬＩＰ上で走行しているプロ
グラムのディバッグやプログラムの走行状態のモニタリ
ングを行なう上での阻害要因を除去することが出来る。
この阻害要因に依って生じていた複合論理プロセッサシ
ステムの動作を制御し繰作する上で存在していた大きな
問題を解決できる。更に、ＰＥＲ処理マイクロコードに
よる複数のコンペアアドレスとＰＥＲアドレスとを比較
する手段を設け、実際にオペレータが指定した１つ又は
複数のコンペアアドレスでのみＰＥＲ処理マイクロコー
ドのＰＥＲ検出インターセプション処理を機能させる事
で、不要なＰＥＲ検出インターセプションの発生を防
ぎ、前記の不要なＰＥＲ検出インターセプションの発生
に依って生ずる前記ゲストＯＳとハイパバイザ間の制御
の切り替えオーバヘッドを無くすことが出来る。その結
果、ＬＩＰ上で走行しているプログラムのディバッグや
プログラムの走行状態のモニタリングを行なう上で操作
性が良く且つ性能の劣化が小さな複合論理プロセッサシ
ステムのプログラム走行制御方式を提供する事が出来
る。

【００９２】前述した本発明の一実施例は、ＰＥＲパラ
メータ生成ロジックをタスクの機能としたが、この機能
は、プログラム的手段で実現されても良く、該機能をマ
イクロコードによってインプリメントされた命令語を発
行することで実現しても良く、更には該機能の大部分を
ハードウェア論理で実現した論理回路で実現しても良い
ことは云うまでもない。

【００９３】更に、前述の本発明の一実施例では、複数
のコンペアアドレスとＰＥＲアドレスとを比較する手段
としてＰＥＲ処理マイクロコードによる例を示したが、
この機能は、該機能の大部分をハードウェア論理で実現
した論理回路で実現しても良いことは云うまでもない。

【００９４】

【発明の効果】以上説明したように本発明に依れば、論
理コンソール装置から入力されるオペレータコマンドに
付随する複数のパラメータ指定を同時にそして独立に機
能させることが出来るので、前記のＬＩＰ（論理中央処
理装置）上で走行しているプログラムのディバッグやプ
ログラムの走行状態のモニタリングを行なう上での操作
性を各段に向上させる事ができ、且つ前記モニタリング
に伴うオーバヘッドを削減することが出来る。

【図面の簡単な説明】

【図１】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の複合論理プロセ
ッサシステムの構成概念を示す図。

【図２】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の複合論理プロセ
ッサシステムを実現する上で使用されるハイパバイザの
構成概念を示す図。

【図３】従来の複合論理プロセッサシステムのプログラ
ム走行制御方式を適用した場合の、ＬＣＤからオペレー
タコマンドを入力したときの各タスク内及び各タスク間
のコマンド指定の流れを説明した図。

【図４】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の、ＬＣＤからオ
ペレータコマンドを入力したときの各タスク内及び各タ
スク間のコマンド指定の流れを説明した図。

【図５】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の、ＰＥＲパラメ
ータ生成ロジックを用いて生成されるＰＥＲパラメータ
値を説明した図。

【図６】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の、ＰＥＲパラメ
ータ生成ロジックの出力を得るために用いられる複数の
パラメータを格納しておくＬＩＰタスクのＴＣＢのパラ
メータエントリを説明した図。

【図７】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の、ＬＣＤからオ
ペレータコマンドを入力したときのＬＩＰタスク内のカ
レントなＰＥＲ機構の設定手順を示すフローチャート。

【図８】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の、カレントなＰ
ＥＲ機構がＰＥＲの条件を検出したときのマスタタスク
の処理及びＬＩＰタスクの扱いの処理手順を示すフロー
チャート。

【図９】本発明に係る複合論理プロセッサシステムのプ
ログラム走行制御方式を適用した場合の、カレントなＰ
ＥＲ機構がＰＥＲの条件を検出したときのマイクロコー
ドの処理手順を示すフローチャート。

【符号の説明】

１０１ 共用主記憶装置（ＭＳ） １０２，１０３ 実中央処理装置（ＰＩＰ） １１１ ハイパバイザ １１２，１１３ 仮想プロセッサシステム（ＬＰＡＲ：
複合論理プロセッサシステム） １２１，１２２，１３１，１３２ 論理中央処理装置
（ＬＩＰ） １４０ 実コンソール装置（ＰＣＤ） １４２，１４３，２５０ 論理コンソール装置（ＬＣ
Ｄ） ２１０ モニタタスク ２２０ ＬＰＡＲタスク ２３０，２３１ ＬＩＰタスク ２４０ フレームタスク

Claims (4)

【特許請求の範囲】
1. 【請求項１】 少なくとも１台のプロセッサと、該プロ
   セッサのそれぞれから共用される主記憶装置とコンソー
   ル装置から構成される情報処理システム上に構築される
   複合論理プロセッサシステムのプログラム走行制御方式
   において、 複合論理プロセッサシステムは、それぞれの物理プロセ
   ッサ上に構築される複数の論理プロセッサを動作させる
   制御手段と、前記複合論理プロセッサ制御プログラムに
   より生成される少なくとも１台の論理プロセッサと、該
   論理プロセッサのそれぞれから共用される論理主記憶装
   置と、少なくとも１台の論理コンソール装置と、１組の
   プログラム事象記録機構と、プログラム事象記録パラメ
   ータ生成手段と、プログラム事象記録割込みの発生を抑
   止する手段と、プログラム事象記録割込みを抑止せずに
   該プログラム事象記録割込みを発生させる手段から構成
   され、 前記論理コンソール装置は、該論理コンソール装置から
   論理プロセッサ上で動作するゲストプログラムの走行状
   態を指定する１つまたはそれ以上のオペレータコマンド
   指定を入力する手段を持ち、 それぞれの物理プロセッサ上に構築される複数の論理プ
   ロセッサを動作させる制御手段として複合論理プロセッ
   サ制御プログラムを使用し、 オペレータコマンド指定を入力する手段は、前記複合論
   理プロセッサ制御プログラムにより生成され且つ動作す
   る論理プロセッサ上で動作するゲストプログラムの走行
   状態を制御そして監視するために、前記論理コンソール
   装置から論理プロセッサ上で動作するゲストプログラム
   の走行状態を指定し、 プログラム事象記録パラメータ生成手段は、前記のオペ
   レータコマンドを指定入力する手段から出力される前記
   のゲストプログラムの走行状態を指定する１つまたはそ
   れ以上のオペレータコマンドから生成される複数のゲス
   トプログラムの走行状態制御用パラメータを、前記プロ
   セッサに具備されている１組のプログラム事象記録機構
   に入力パラメータとして設定するため、前記１組のプロ
   グラム事象記録機構をアクティブにする為の１組のパラ
   メータを複数のパラメータから生成し、 前記プログラム事象記録パラメータ生成手段から出力さ
   れる１組のカレントなプログラム事象記録パラメータ
   を、前記プロセッサに具備されている１組のプログラム
   事象記録機構に設定し、 前記１組のプログラム事象記録機構に設定された１組の
   プログラム事象記録パラメータを用いて、前記プロセッ
   サのプログラム事象記録機構をアクティブにすること
   で、前記論理コンソール装置から入力される論理プロセ
   ッサ上で動作するゲストプログラムの走行状態を制御す
   る１つ又は複数のオペレータコマンドによって指定され
   る複数のパラメータ指定をアクティブにし、 プログラム事象記録割込みの発生を抑止する手段は、前
   記論理コンソール装置から入力される１つ又は複数のオ
   ペレータコマンドによって指定される複数のパラメータ
   指定をアクティブにする為に生成された１組のプログラ
   ム事象記録パラメータが、前記複数のパラメータで指定
   されたポイント以外のプログラム事象記録の連続した監
   視領域をアクティブにされることに依って生じる、前記
   複数のパラメータで指定されたポイント以外のプログラ
   ム事象記録要因を検出しても、該プログラム事象記録割
   込みの発生を抑止し、 プログラム事象記録割込みを抑止せずに該プログラム事
   象記録割込みを発生させる手段は、前記論理コンソール
   装置から入力される１つ又は複数のオペレータコマンド
   によって指定される複数のパラメータ指定をアクティブ
   にする為に生成された１組のプログラム事象記録パラメ
   ータが、前記複数のパラメータで指定されたポイントの
   プログラム事象記録の連続した監視領域もアクティブに
   されることによって生じる前記複数のパラメータで指定
   されたポイントのプログラム事象記録要因を検出した場
   合には、該プログラム事象記録割込みを抑止せずに該プ
   ログラム事象記録割込みを発生させるものであることを
   特徴とする複合論理プロセッサシステムのプログラム走
   行制御方式。
2. 【請求項２】 前記複合論理プロセッサ制御プログラム
   により生成され且つ動作する論理プロセッサ上で動作す
   るゲストプログラムの走行状態を制御そして監視するた
   めに、前記論理コンソール装置から論理プロセッサ上で
   動作するゲストプログラムの走行状態を指定する１つま
   たはそれ以上のオペレータコマンド指定の手段によって
   パラメータを入力し、 前記論理コンソール装置から論理プロセッサ上で動作す
   るゲストプログラムの走行状態を指定する１つまたはそ
   れ以上のオペレータコマンド指定による手段からパラメ
   ータを入力し、該入力されたパラメータを前記プロセッ
   サのプログラム事象記録機構にプログラム事象記録パラ
   メータとして設定させる手段として、それぞれの物理プ
   ロセッサを動作させる制御手段としての複合論理プロセ
   ッサ制御プログラムを使用し、 前記複合論理プロセッサ制御プログラムは、前記物理プ
   ロセッサを直接制御するモニタ部と前記論理コンソール
   装置から入力される前記オペレータコマンド指定を受け
   取るフレーム部と前記フレーム部から前記オペレータコ
   マンド指定を受け取り論理プロセッサに転送するＬＰＡ
   Ｒ制御部と論理プロセッサを制御する論理プロセッサ制
   御部から構成され、 前記のカレントなプログラム事象記録パラメータを生成
   するプログラム事象記録パラメータ生成手段は、前記論
   理プロセッサ制御部に組み込まれていることを特徴とす
   る請求項１記載の複合論理プロセッサシステムのプログ
   ラム走行制御方式。
3. 【請求項３】 前記複合論理プロセッサ制御プログラム
   により生成され且つ動作する論理プロセッサ上で動作す
   るゲストプログラムの走行状態を制御そして監視するた
   めに、前記論理コンソール装置から論理プロセッサ上で
   動作するゲストプログラムの走行状態を指定する１つま
   たはそれ以上のオペレータコマンド指定の手段によって
   パラメータを入力し、 前記論理コンソール装置から論理プロセッサ上で動作す
   るゲストプログラムの走行状態を指定する１つまたはそ
   れ以上のオペレータコマンド指定の手段によってパラメ
   ータを入力し、該入力されたパラメータを前記プロセッ
   サのプログラム事象記録機構にプログラム事象記録パラ
   メータとして設定させる手段として、それぞれの物理プ
   ロセッサを動作させる制御手段としての複合論理プロセ
   ッサ制御プログラムを使用し、 前記論理コンソール装置から入力される複数のオペレー
   タコマンドによって指定された前記複数のパラメータ
   は、前記複合論理プロセッサ制御プログラムが発行する
   ところの論理プロセッサ上で動作するゲストプログラム
   の走行を起動する命令のオペランドとして、前記複合論
   理プロセッサ制御プログラムによってセットアップさ
   れ、 前記論理プロセッサ上で動作するゲストプログラムの走
   行を起動する命令の実行によって、該オペランドを介し
   て前記複数のパラメータは、前記物理プロセッサのハー
   ドウェアに送られてハードウェア的に保持され、該ハー
   ドウェア的に保持された前記複数のパラメータは、前記
   複数のパラメータの指定をアクティブにする為に生成さ
   れた１組のプログラム事象記録パラメータが、前記複数
   のパラメータで指定された領域以外のプログラム事象記
   録の連続した監視領域をもアクティブにすることによっ
   て生じる前記複数のパラメータで指定された領域以外の
   プログラム事象記録要因を検出しても該プログラム事象
   記録割込みの発生を抑止する制御に使用し、 また、前記複数のパラメータで指定された領域のプログ
   ラム事象記録要因を検出した場合、該プログラム事象記
   録割込みを発生させる制御にも使用する手段を併せ持つ
   事を特徴とする請求項１記載の複合論理プロセッサシス
   テムのプログラム走行制御方式。
4. 【請求項４】 前記論理コンソール装置から入力される
   １つ又は複数のオペレータコマンドによって指定される
   複数のパラメータ指定をアクティブにする為に生成され
   た１組のプログラム事象記録パラメータが、前記複数の
   パラメータで指定された領域以外のプログラム事象記録
   の監視領域をアクティブにすることによって生じる前記
   複数のパラメータで指定された領域以外のプログラム事
   象記録要因を検出しても該プログラム事象記録割込みの
   発生を抑止する手段を実現するに当たり、 前記物理プロセッサがプログラム事象記録要因を検出す
   ると、該プロセッサを制御しているマイクロコードの制
   御が強制的にプログラム事象記録割込み処理部に渡さ
   れ、該マイクロコードのプログラム事象記録割込み処理
   部は、検出された前記プログラム事象記録要因の発生条
   件パラメータを取り出し、前記ハードウェア的に保持さ
   れた前記複数のパラメータと比較し、 その結果、前記プログラム事象記録要因の発生条件パラ
   メータと前記ハードウェア的に保持された前記複数のパ
   ラメータとが不一致である場合、該マイクロコードは、
   検出された前記プログラム事象記録要因をクリアし、引
   き続く命令の処理を続行し対応するプログラム事象記録
   割込みを発生させず、また、前記プログラム事象記録要
   因の発生条件パラメータと前記ハードウェア的に保持さ
   れた前記複数のパラメータとが一致した場合、該マイク
   ロコードは、検出された前記プログラム事象記録要因を
   クリアせず、対応するプログラム事象記録割込みを発生
   させ、該プログラム事象記録割込みをトリガとして該マ
   イクロコードはプログラム割込みインターセプションを
   発生させ、前記物理プロセッサの命令処理の制御をゲス
   トプログラムから複合論理プロセッサ制御プログラムに
   渡す様制御することを特徴とする請求項１記載の複合論
   理プロセッサシステムのプログラム走行制御方式。