JPH0273439A - 補助記憶装置用キャッシュ制御装置 - Google Patents
補助記憶装置用キャッシュ制御装置Info
- Publication number
- JPH0273439A JPH0273439A JP63224545A JP22454588A JPH0273439A JP H0273439 A JPH0273439 A JP H0273439A JP 63224545 A JP63224545 A JP 63224545A JP 22454588 A JP22454588 A JP 22454588A JP H0273439 A JPH0273439 A JP H0273439A
- Authority
- JP
- Japan
- Prior art keywords
- section
- memory
- control circuit
- cache
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 230000005611 electricity Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ホストコンピュータと補助記憶装置との間に
接続される補助記憶装置用キャッシュ制御装置に関し、
特に、キャッシュメモリ部と電源部との接続関係に特徴
のある補助記憶装置用キャッシュ制御装置に関する。
接続される補助記憶装置用キャッシュ制御装置に関し、
特に、キャッシュメモリ部と電源部との接続関係に特徴
のある補助記憶装置用キャッシュ制御装置に関する。
［従来の技術］
第２図は、キャッシュメモリ部を含む従来の磁気ディス
ク装置用キャッシュ制御装置のブロック図である。以下
、磁気ディスク装置用キャッシュ制御装置を、ディスク
・キャッシュ制御装置と呼ぶ。
ク装置用キャッシュ制御装置のブロック図である。以下
、磁気ディスク装置用キャッシュ制御装置を、ディスク
・キャッシュ制御装置と呼ぶ。
このディスク・キャッシュ制御装置４００は、キャッシ
ュメモリ部４１０と、ディスク制御部４２０とを含む。
ュメモリ部４１０と、ディスク制御部４２０とを含む。
キャッシュメモリ部４１０は、高速で揮発性の半導体記
憶素子部４１１と、ＥＣＣ・メモリ制御回路４１２とを
含む。ディスク制御部４２０は、磁気ディスク装置２０
０とキャッシュメモリ部４１０とホストコンピュータ３
００との情報の授受を制御する制御回路４２１を含む。
憶素子部４１１と、ＥＣＣ・メモリ制御回路４１２とを
含む。ディスク制御部４２０は、磁気ディスク装置２０
０とキャッシュメモリ部４１０とホストコンピュータ３
００との情報の授受を制御する制御回路４２１を含む。
キャッシュメモリ部４１０には、これ専用の電源部４１
５が接続されている。ディスク制御部４２０にも、やは
り、これ専用の電源部４２５が接続されている。
５が接続されている。ディスク制御部４２０にも、やは
り、これ専用の電源部４２５が接続されている。
［発明が解決しようとする課題］
上述した従来のディスク・キャッシュ制御装置４００で
は、キャッシュメモリ部４１０の、半導体記憶素子部４
１１とＦＣＣ・メモリ制御回路４１２とには、同一電源
部４１−５から電気が供給されている。したがって、Ｅ
ＣＣ・メモリ制御回路４１２に故障が発生してこれを交
換する場合、キャッシュメモリ部４１０へ供給されてい
る電気を遮断しなければならない。このとき、半導体記
憶素子部４１１へ供給されている電気も、当然、遮断さ
れてしまうので、揮発性メモリである半導体記憶素子部
・１１１の全データは消去されてしまうという欠点があ
る。
は、キャッシュメモリ部４１０の、半導体記憶素子部４
１１とＦＣＣ・メモリ制御回路４１２とには、同一電源
部４１−５から電気が供給されている。したがって、Ｅ
ＣＣ・メモリ制御回路４１２に故障が発生してこれを交
換する場合、キャッシュメモリ部４１０へ供給されてい
る電気を遮断しなければならない。このとき、半導体記
憶素子部４１１へ供給されている電気も、当然、遮断さ
れてしまうので、揮発性メモリである半導体記憶素子部
・１１１の全データは消去されてしまうという欠点があ
る。
本発明の目的は、ＦＣＣ・メモリ制御回路の交換時にお
いても、半導体記憶素子部への電気の供給を遮断するこ
とのない補助記憶装置用キャッシュ制御装置を提供する
ことである。
いても、半導体記憶素子部への電気の供給を遮断するこ
とのない補助記憶装置用キャッシュ制御装置を提供する
ことである。
［課題を解決するための手段］
上記の目的を達成するために、本発明に係る補助記憶装
置用キャッシュ制御装置は、次の（ａ）〜（ｄ）までを
有している。
置用キャッシュ制御装置は、次の（ａ）〜（ｄ）までを
有している。
（ａ）キャッシュメモリ部。
（ｂ）前記キャッシュメモリ部のための電源部。
（ｃ）前記キャッシュメモリ部の動作の制御と前記キャ
ッシュメモリ部に対するエラー訂正処理とを行うＦＣＣ
・メモリ制御回路と、前記補助記憶装置と前記ＦＣＣ・
メモリ制御回路と前記ホストコンピュータとの間の情報
の授受を制御する制御回路と、を含む補助記憶装置制御
部。
ッシュメモリ部に対するエラー訂正処理とを行うＦＣＣ
・メモリ制御回路と、前記補助記憶装置と前記ＦＣＣ・
メモリ制御回路と前記ホストコンピュータとの間の情報
の授受を制御する制御回路と、を含む補助記憶装置制御
部。
（ｄ）前記補助記憶装置制御部のための電源部。
ここで、補助記憶装置とは、コンピュータの外部記憶装
置のことであり、例えば、磁気テープ記憶装置、磁気デ
ィスク記憶装置、光デイスク記憶装置、磁気ドラム装置
などがある。
置のことであり、例えば、磁気テープ記憶装置、磁気デ
ィスク記憶装置、光デイスク記憶装置、磁気ドラム装置
などがある。
キャッシュメモリとは、補助記憶装置とコンピュータと
の間の情報処理速度のギャップを緩和するなめの高速メ
モリのことである。その動作は、たとえば、補助記憶装
置からの情報は、いったん、キャッシュメモリに格納さ
れ、ここに格納された情報が、高速でホストコンピュー
タによって読み出される。
の間の情報処理速度のギャップを緩和するなめの高速メ
モリのことである。その動作は、たとえば、補助記憶装
置からの情報は、いったん、キャッシュメモリに格納さ
れ、ここに格納された情報が、高速でホストコンピュー
タによって読み出される。
ＥＣＣ・メモリ制御回路は、主として二つの機能を持つ
。すなわち、キャッシュメモリ部の動作の制御と、キャ
ッシュメモリに対するエラー訂正処理とである。エラー
訂正処理とは、キャッシュメモリ部に情報を書き込む際
にエラーコードを生成してこれをその情報に付加するこ
とと、キャッシュメモリ部から情報を読み出す際にエラ
ーコドに基づいてエラー訂正を行うこととを含む。
。すなわち、キャッシュメモリ部の動作の制御と、キャ
ッシュメモリに対するエラー訂正処理とである。エラー
訂正処理とは、キャッシュメモリ部に情報を書き込む際
にエラーコードを生成してこれをその情報に付加するこ
とと、キャッシュメモリ部から情報を読み出す際にエラ
ーコドに基づいてエラー訂正を行うこととを含む。
［作用］
ＥＣＣ・メモリ制御回路の交換時に、キャッシュメモリ
部の半導体記憶素子部へ供給されている電気を切らない
ようにするには、ＥＣＣ・メモリ制御回路と半導体記憶
素子部とに別々の電源部から電気を供給できるようにす
ればよい。したがって、本発明では、ＥＣＣ・メモリ制
御回路を、キャッシュメモリ部ではなくて、補助記憶装
置制御部に設けている。そして、キャッシュメモリ部と
補助記憶装置制御部とに、別個の電源を接続している。
部の半導体記憶素子部へ供給されている電気を切らない
ようにするには、ＥＣＣ・メモリ制御回路と半導体記憶
素子部とに別々の電源部から電気を供給できるようにす
ればよい。したがって、本発明では、ＥＣＣ・メモリ制
御回路を、キャッシュメモリ部ではなくて、補助記憶装
置制御部に設けている。そして、キャッシュメモリ部と
補助記憶装置制御部とに、別個の電源を接続している。
［実施例］
次に、図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例のブロック図である。
この実施例は、磁気ディスク装置２００のためのキャシ
ュ制御装置すなわちディスク・キャッシュ制御装置に本
発明を適用したものである。
ュ制御装置すなわちディスク・キャッシュ制御装置に本
発明を適用したものである。
このディスク・キャッシュ制御装置１００は、大別する
と、四つの部分、つまり、キャッシュメモリ部１１０と
、そのための電源部１１５と、ディスク制御部１２０と
、そのための電源部１２５とから構成されている。
と、四つの部分、つまり、キャッシュメモリ部１１０と
、そのための電源部１１５と、ディスク制御部１２０と
、そのための電源部１２５とから構成されている。
キャッシュメモリ部１１０の内部の、揮発性高速メモリ
である半導体記憶素子部１１１は、ディスク制御部１２
０の内部のＥＣＣ・メモリ制御回路１２１に接続してい
る。そして、ディスク制御部１２０の内部では、ＥＣＣ
・メモリ制御回路１２１と制御回路１２２とが接続され
ている。この制御回路１２２は、ＥＣＣ・メモリ制御回
路１２１と、磁気ディスク装置２００と、ホスｌ−コン
ピュータ３００とに接続していて、これらの間の情報の
授受を制御している。
である半導体記憶素子部１１１は、ディスク制御部１２
０の内部のＥＣＣ・メモリ制御回路１２１に接続してい
る。そして、ディスク制御部１２０の内部では、ＥＣＣ
・メモリ制御回路１２１と制御回路１２２とが接続され
ている。この制御回路１２２は、ＥＣＣ・メモリ制御回
路１２１と、磁気ディスク装置２００と、ホスｌ−コン
ピュータ３００とに接続していて、これらの間の情報の
授受を制御している。
次に、ＥＣＣ・メモリ制御回路１２１を交換する場合に
ついて説明する。ＦＣＣ・メモリ制御回路１２１が故障
すると、ホストコンピュータ３００から半導体記憶素子
部１１１へのアクセスは不可能となる。したがって、Ｅ
ＣＣ・メモリ制御回路１２１を交換しなければならない
。この交換作業においては、ディスク制御部１２０と電
源部１２５との接続を遮断してから、ＦＣＣ・メモリ制
御回路１２１の交換をする。その後、ディスク制御部１
２０と電源部１２５とを接続する。この作業中も、半導
体記憶素子部１１１へは電源部１１５から電気が供給さ
れているので、半導体記憶素子部１１１のデータは消去
されない。そして、交換作業終了後、ホストコンピュー
タ３００から半導体記憶素子部１１１へのアクセスが可
能となる。
ついて説明する。ＦＣＣ・メモリ制御回路１２１が故障
すると、ホストコンピュータ３００から半導体記憶素子
部１１１へのアクセスは不可能となる。したがって、Ｅ
ＣＣ・メモリ制御回路１２１を交換しなければならない
。この交換作業においては、ディスク制御部１２０と電
源部１２５との接続を遮断してから、ＦＣＣ・メモリ制
御回路１２１の交換をする。その後、ディスク制御部１
２０と電源部１２５とを接続する。この作業中も、半導
体記憶素子部１１１へは電源部１１５から電気が供給さ
れているので、半導体記憶素子部１１１のデータは消去
されない。そして、交換作業終了後、ホストコンピュー
タ３００から半導体記憶素子部１１１へのアクセスが可
能となる。
なお、本発明の構成と上述の実施例との対応関係を示す
と、（１）本発明における補助記憶装置が、実施例の磁
気ディスク装置２００に対応し、（２）本発明に係る補
助記憶装置用キャッシュ制御装置が、実施例のディスク
・キャッシュ制御装置１００に対応し、（３）本発明に
おける補助記憶装置制御部が、実施例のディスク制御部
１２０に対応する。
と、（１）本発明における補助記憶装置が、実施例の磁
気ディスク装置２００に対応し、（２）本発明に係る補
助記憶装置用キャッシュ制御装置が、実施例のディスク
・キャッシュ制御装置１００に対応し、（３）本発明に
おける補助記憶装置制御部が、実施例のディスク制御部
１２０に対応する。
［発明の効果］
以上説明したように本発明では、ＥＣＣ・メモリ制御回
路は、キャッシュメモリ部ではなくて、補助記憶装置制
御部に設けである。そして、キャッシュメモリ部と補助
記憶装置制御部とのそれぞれに対して、別々の電源部か
ら電気を供給するようにしである。その結果、ＥＣＣ・
メモリ制御回路が故障してこれを交換する場合に、ＦＣ
Ｃ・メモリ制御回路への電気を切っても、キャッシュメ
モリ部内の半導体記憶素子部へは常に電気が供給され、
半導体記憶素子部のデータは消去されないという効果か
ある。
路は、キャッシュメモリ部ではなくて、補助記憶装置制
御部に設けである。そして、キャッシュメモリ部と補助
記憶装置制御部とのそれぞれに対して、別々の電源部か
ら電気を供給するようにしである。その結果、ＥＣＣ・
メモリ制御回路が故障してこれを交換する場合に、ＦＣ
Ｃ・メモリ制御回路への電気を切っても、キャッシュメ
モリ部内の半導体記憶素子部へは常に電気が供給され、
半導体記憶素子部のデータは消去されないという効果か
ある。
第１図は本発明の一実施例のブロック図、第２図は従来
装置のブロック図である。 １００・・・ディスク・キャッシュ制御装置１１０・・
・キャッシュメモリ部 １１１・・・半導体記憶素子部 １１５．１２５・・・電源部 １２０・・・ディスク制御部 １２１・・・ＥＣＣ・メモリ制御回路 １２２・・・制御回路 第１図 特許出願人 日本電気株式会社 代 理 人 弁理士 銘木 利之 第２図
装置のブロック図である。 １００・・・ディスク・キャッシュ制御装置１１０・・
・キャッシュメモリ部 １１１・・・半導体記憶素子部 １１５．１２５・・・電源部 １２０・・・ディスク制御部 １２１・・・ＥＣＣ・メモリ制御回路 １２２・・・制御回路 第１図 特許出願人 日本電気株式会社 代 理 人 弁理士 銘木 利之 第２図
Claims (1)
- 【特許請求の範囲】 ホストコンピュータと補助記憶装置との間に接続される
補助記憶装置用キャッシュ制御装置において、次の（ａ
）〜（ｄ）までを有することを特徴とする補助記憶装置
用キャッシュ制御装置。 （ａ）キャッシュメモリ部。 （ｂ）前記キャッシュメモリ部のための電源部。 （ｃ）前記キャッシュメモリ部の動作の制御と前記キャ
ッシュメモリ部に対するエラー訂正処理とを行うＥＣＣ
・メモリ制御回路と、前記補助記憶装置と前記ＥＣＣ・
メモリ制御回路と前記ホストコンピュータとの間の情報
の授受を制御する制御回路と、を含む補助記憶装置制御
部。 （ｄ）前記補助記憶装置制御部のための電源部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224545A JPH0273439A (ja) | 1988-09-09 | 1988-09-09 | 補助記憶装置用キャッシュ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224545A JPH0273439A (ja) | 1988-09-09 | 1988-09-09 | 補助記憶装置用キャッシュ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273439A true JPH0273439A (ja) | 1990-03-13 |
Family
ID=16815475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224545A Pending JPH0273439A (ja) | 1988-09-09 | 1988-09-09 | 補助記憶装置用キャッシュ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273439A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030087768A (ko) * | 2002-05-09 | 2003-11-15 | 주식회사 대우엔지니어링 | 경주용 모터보트의 계류시설 |
| JP2004506256A (ja) * | 2000-06-23 | 2004-02-26 | インテル・コーポレーション | 不揮発性キャッシュ |
| KR100806146B1 (ko) * | 2006-09-25 | 2008-02-22 | 주식회사 대우일렉트로닉스 | 대기전원 상태 해지 장치 |
-
1988
- 1988-09-09 JP JP63224545A patent/JPH0273439A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004506256A (ja) * | 2000-06-23 | 2004-02-26 | インテル・コーポレーション | 不揮発性キャッシュ |
| KR20030087768A (ko) * | 2002-05-09 | 2003-11-15 | 주식회사 대우엔지니어링 | 경주용 모터보트의 계류시설 |
| KR100806146B1 (ko) * | 2006-09-25 | 2008-02-22 | 주식회사 대우일렉트로닉스 | 대기전원 상태 해지 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7242656B2 (en) | Disk system and power-on sequence for the same | |
| JPH0786811B2 (ja) | アレイディスク装置のドライブ位置確認方式 | |
| KR950006086B1 (ko) | 디스크 기억 시스템 | |
| US5477552A (en) | Apparatus and method for data check in storage system | |
| JPH0273439A (ja) | 補助記憶装置用キャッシュ制御装置 | |
| JPS627572B2 (ja) | ||
| GB2146812A (en) | Optical storage system | |
| JPH09101887A (ja) | ディスクアレイ装置 | |
| JP2562753B2 (ja) | 光磁気ディスク装置の読出し制御方式 | |
| JP3098363B2 (ja) | 記憶装置 | |
| JPS63175949A (ja) | 電子ジヤ−ナル制御方式 | |
| JPH03226821A (ja) | ディスク動作制御方式 | |
| JPH06250927A (ja) | 記憶装置 | |
| JPS5897760A (ja) | 磁気デイスク装置 | |
| JPS6095650A (ja) | 磁気デイスク装置 | |
| JPH04358243A (ja) | 半導体ディスク装置 | |
| JP2002222063A (ja) | ディスクアレイ装置およびそのデータ復元方法 | |
| JP2001109584A (ja) | ディスクアレイ装置 | |
| JPH0442462A (ja) | 磁気ディスクサブシステム | |
| JPS613258A (ja) | 補助記憶装置のデ−タ保護システム | |
| JPH10198523A (ja) | 磁気ディスク装置 | |
| JPH0329162A (ja) | 光ディスク装置 | |
| JP2000099280A (ja) | ディスクアレイ装置 | |
| JPH02173850A (ja) | 半導体記憶装置 | |
| JPH103361A (ja) | データバックアップ装置 |