JPH027406B2 - - Google Patents

Info

Publication number
JPH027406B2
JPH027406B2 JP13471281A JP13471281A JPH027406B2 JP H027406 B2 JPH027406 B2 JP H027406B2 JP 13471281 A JP13471281 A JP 13471281A JP 13471281 A JP13471281 A JP 13471281A JP H027406 B2 JPH027406 B2 JP H027406B2
Authority
JP
Japan
Prior art keywords
value
circuit
adder
counting
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13471281A
Other languages
English (en)
Other versions
JPS5835699A (ja
Inventor
Katsui Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Seiki Co Ltd
Original Assignee
Nippon Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Seiki Co Ltd filed Critical Nippon Seiki Co Ltd
Priority to JP13471281A priority Critical patent/JPS5835699A/ja
Publication of JPS5835699A publication Critical patent/JPS5835699A/ja
Publication of JPH027406B2 publication Critical patent/JPH027406B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、たとえば自動車の走行速度あるいは
エンジン回転数等の測定量の変化に関連して発生
するパルス信号を計数し、デジタルあるいはバー
グラフとして表示するためのパルス計数装置に関
するものである。
一般に測定量の変化に比例した反復パルス信号
により測定表示するものとしては、基準クロツク
信号によるゲームタイムで上記パルス信号を計数
し、これをラツチして逐次更新表示する構成が汎
用されている。
上記構成は基準クロツク信号周期の設定により
更新可能時間が決定され、上記周期内に入力され
る反復パルス数の密度に応じて測定精度が左右さ
れるが、一般的に測定量の変化に比例した反復パ
ルスを高密度にすることは、そのパス発生器自体
かなり高価なものとなるばかりでなく、かりに安
価に提供されたにしても、高速時におけるクロツ
ク周期内の発生パルス数が極めて多くなり、カウ
ンタの容量を拡大せねばならず、総体的に極めて
大型で高価な装置となつてしまう。
また、測定精度の向上のためにクロツク周期を
長くしてこの周期内における入力パルス数を相対
的に増大させる方法も容易に達成できるが、測定
量の急激な変化に対しては上記拡大周期で追従し
得ず、測定量の変化に対応して円滑に更新表示す
るための応答性に欠けるきらいがあり、特に上記
測定量の変化をバーグラフとして表示せしめる際
には跳ね上りのない円滑な表示に支障をきたすこ
とが実用化のうえでの問題となつている。
そこで上述したゲートタイム方式の計数装置に
おける応答性の向上を計る方式として更新周期を
短縮させる特公昭52−6189号に開示の周波数測定
回路が提案されている。
すなわち、反復パルスが加わりかつ同じ計数周
期を有する複数個のカウンタを並列に備え、各々
計数開始時刻を順次ずらし、それぞれの計数終了
時に出力レジスタにカウンタの出力計数値を記憶
させる構成をとるものであり、その計数動作は第
1図に示される。
同図aには上記複数のカウンタを4個設置した
場合の各カウンタの計数期間T1〜〜T4の循環動
作と、入力信号周波数が変化してからの各カウン
タ計数値の変化を、また同図bには実際の入力信
号周波数の変化と、各カウンタ計数値による表示
値の変化を示しており、この場合の表示更新周期
はゲートタイムTの1/4に短縮される。
しかしながら、第1図bに示すように入力信号
周波数が比較的大きな幅をもつて急俊に変化した
場合、実線aで示す実際の変化に対して表示値は
破線bで示されるように実際の変化値に至るまで
かなりの時間toを要し、その間観測者には緩慢な
変化として表示することになる。実測値に至るま
での時間toは同図aに示すように最低でもゲート
タイムTを必要とし、カウンタ数をいくら増して
も単に更新周期が短かくなるだけで、表示値の実
測値に対する追従は何ら向上することがない。こ
の場合も実測値と一致するまでにはやはり時間to
を要し、表示値も破線bのように直線的に変化す
るだけであつて、観測者に入力信号周波の急俊な
変化を知らせることはできない。
本発明の目的とするところは、表示器における
最小表示単位の計測表示に必要な基本ゲートタイ
ムTをn分割した短縮ゲートタイムT/n周期で入
力パルス信号を計数し、T/n周期毎の計数値をゲ
ートタイムTの期間にわたる総和として更新保持
するたとえばn段のシフトレジスタあるいはn個
の並列カウンタからなる計数回路を備え、この計
数回路の計数総和を逐次加算器により加算して求
めるとともに、最新の短縮ゲートタイムT/n相当
の最新計数値をn倍し、かつこの乗算値を上記加
算値に対する比率設定値で乗算し、この算出値と
加算値とのゲートタイムTにおける平均値を算出
して表示するべく構成することにより、実測値の
比較的大きな幅の急峻な変化に対して良好に追従
し、さらに連続する最新計数値の変化幅が微少の
場合には、加算値をそのまま表示器に転送するこ
とによつて、広範な測定量の変化幅に適応した円
滑な表示を得る計数装置を提供せんとするもので
ある。
以下、4個の並列カウンタからなる循環計数方
式の計数回路を備えた実施例について詳述する。
第2図において、1は自動車のエンジン回転数
等の測定量の変化に比例した反復パルスを発生す
るパルス発生器、2は基準クロツク信号を発生す
る基準クロツク発生器、3はクロツク発生器2か
らのクロツク信号を入力し、4つの循環信号を出
力するリリングカウンタ、4はリングカウンタ3
の出力信号により上記パルス発生器1からの反復
パルスを通過制御するゲート回路で、ANDゲー
ト4(1)〜4(4)から構成される。5は上記
ゲート回路4を通過したパルス発生器1からの反
復パルスを計数する計数回路で、上記ゲート回路
4のANDゲート4(1)〜4(4)に対応して
接続したカウンタ5(1)〜5(4)から構成さ
れる。6は上記リングカウンタ3の循環信号によ
り計数期間内に計数したカウンタ5(1)〜5
(4)の内容をクリアして、新たな循環信号によ
る計数期間で計数せしめるためのリセツト信号を
供給するゲート回路で、リングカウンタ3からの
循環信号と基準クロツク発生器2からのクロツク
信号を入力するANDゲート6(1)〜6(4)
からの構成される。7は加算器であり、上記計数
回路5の各カウンタ5(1)〜5(4)の計数値
を加算し上記クロツク信号の4周期分の反復パル
ス数を算出する。8はカウンタ5(1)〜5
(4)の計数値のうち最新のものを通過せしめる
選択回路で、カウンタ5(1)〜5(4)の各出
力に対応して配設されるゲート8(1)〜8
(4)からなり、各ゲート8(1)〜8(4)の
開閉制御はゲート回路6から循環的に出力される
計数回路5へのリセツト信号でなされ、たとえば
カウンタ5(1)へリセツト信号が印加されて後
続する反復パルスを計数開始する時点において、
上記リセツト信号をゲート8(4)に印加した最
新の計数値を内包するカウンタ5(4)の出力の
みを通過せしめるべく接続構成される。9は上記
選択回路8から出力される最新の計数値を入力
し、この計数値に計数回路5のカウンタ数に相当
する整数nを乗算しかつ上記加算器7の加算値に
対する最新計数値のウエイトを設定する比率設定
値K(定数)を乗算して最新測定値を算出する乗
算器である。この場合上記設定値Kは1…0に設
定しており、従つて乗算器9の算出値はカウンタ
数4個に対応して最新計数値の4倍の値となる。
10は上記加算器7の加算値と乗算器9の乗算値
とを加算し、K+1で除算する平均値回路で、上
記最新計数値に関連する乗算値とカウンタ5
(1)〜5(4)の加算値とのゲートタイムTに
おける平均値を算出する。11は上記加算器7に
おける前回の加算値がシフトされ、連続する測定
値の変化幅を判定するためのデータとして保持す
るメモリ、12は加算器7における加算値とメモ
リ11に保持される前回の加算値とを比較し、そ
の変化幅があらかじめ設定した所定値を越えるも
のか否かを判定して判定信号を出力する比較器、
13は上記比較器12からの判定信号によりゲー
トを選択し、加算器7の加算値あるいは平均値回
路10の平均値のいずれかを通過制御するゲート
回路であり、上記比較器12とともに測定値の変
化幅に応じた表示データの選択を行なう。14は
ラツチ回路、デコーダドライバ、デジタル表示素
子からなる表示器で、上記平均値回路10で算出
される平均値出力あるいは加算器7における加算
値出力により測定量の変化幅に応じた追従性でデ
ジタル表示するものである。
ここで、上記基準クロツク発生器2によるゲー
トタイムtは従来1つのカウンタでの計数時にお
けるゲートタイムTの1/4に設定してあり、加算
器7での加算動作、乗算器9での乗算動作および
平均値回路10での算出動作は上記クロツク信号
の周期で繰り返されるものとする。
次に上記構成における動作を第3図タイムチヤ
ートを併用して説明する。
基準クロツク発生器2は、回路への電源投入と
ともに作動してクロツク信号bを発生する。リン
グカウンタ3は、上記クロツク信号bを入力とし
て4つの循環信号c,d,e,fを出力し、ゲー
ト回路4におけるANDゲート4(1)〜4(4)
およびゲート回路6におけるANDゲート6(1)
〜6(4)のA入力に印加する。これにより上記
ANDゲート4(1)〜4(4)に印加されるパ
ルス発生器1からの反復パルスを対応するカウン
タ5(1)〜5(4)へ通過可能とするととも
に、ANDゲート6(1)〜6(4)のB入力に
印加されるクロツク信号をカウンタ5(1)〜5
(4)へのクリア信号および選択回路8のゲート
8(4),8(1),8(2),8(3)への制御
信号g,h,i,jとして各々対応して分配通過
せしめる。加算器7はカウンタ5(1)〜5
(4)へのリセツト信号よりも若干早めに加算動
作を開始し、上記クロツク信号周期で加算出力を
平均値回路10に供給する。
いま、測定量の変化に比例した反復パルスaが
パルス発生器1から発生しているとすると、この
反復パルスaはゲート回路4におけるANDゲー
ト4(1)〜4(4)のB入力に印加され、A入
力への信号状態によりカウンタ5(1)〜5
(4)のいずれかに供給される。こうした計数期
間の制御は、リングカウンタ3からの循環信号c
〜fにより行なわれるが、まず循環信号cによる
計数期間t1では、ANDゲート4(1)のみが通
過状態となり、反復パルスaはカウンタ5(1)
において計数される。この場合、循環信号cの出
力初期には、クロツク信号bが通過状態にある
ANDゲート6(1)を通し、リセツト信号gと
してカウンタ5(1)をリセツトせしめるため、
カウンタ5(1)は上記計数期間t1内に入力され
る反復パルス数のみ計数値を出力する。循環信号
dの出力初期には同様にしてリセツト信号hでカ
ウンタ5(2)がリセツトされ、上記循環信号d
による計数期間t2内の反復パルスaがカウンタ5
(2)で計数される。循環信号e,fの出力時に
ついても同様にしてカウンタ5(3),5(4)
がリセツトされ、各計数期間t3,t4内に発生する
反復パルスaを計数する。こうして、カウンタ5
(1)〜5(4)にて順次対応する計数期間内で
の計数がなされると、再びリングカウンタ3から
の循環信号cによる計数期間t5内での反復パルス
aがカウンタ5(1)において計数される。この
ときにも、カウンタ5(1)の計数期間t1での計
数内容は循環信号c発生初期のリセツト信号gに
よりクリアされており、計数期間t5内の反復パル
ス数として計数出力される。以降、同様にして循
環信号d〜fによる計数期間t6〜t8で発生する反
復パルスaを各々カウンタ5(2)〜5(4)に
て順次計数し、以上の繰り返しによりクロツク信
号4周期分の反復パルス数がカウンタ5(1)〜
5(4)にて逐次計数出力される。
加算器7では、カウンタ5(1)〜5(4)の
内容をクロツク信号周期で逐次加算する。すなわ
ち、各カウンタ5(1)〜5(4)にて計数期間
t1〜t4で計数される反復パルス数の総計を算出
し、次にクロツク信号1周期移行した計数期間t2
〜t5での反復パルス数を算出し、以降もクロツク
信号1周期分移行した4周期分の反復パルス数を
逐次算出して平均値回路10および比較器12、
ゲート回路13に出力するよう動作するととも
に、メモリ11に前回4周期分の反復パルス数を
転送する。
また、カウンタ5(1)〜5(4)の計数値は
各々選択回路8のゲート8(1)〜8(4)に出
力され、最新計数値のみが乗算器9に転送され
る。すなわち、加算器7において加算する第1の
算出期間T1での最新計数値は、計数期間t4内の反
復パルス数を計数したカウンタ5(4)の内容で
あり、選択回路8のゲート8(4)にのみ制御信
号g(カウンタ5(1)へのリセツト信号)が印
加されて上記カウンタ5(4)の最新計数値を乗
算器9に転送する。第2の算出期間T2での最新
計数値は、計数期間t5内の反復パルス数を計数す
るカウンタ5(1)の内容であり、このときには
ゲート8(1)に制御信号h(カウンタ5(2)
へのリセツト信号)が印加されて上記カウンタ5
(1)の最新計数値を乗算器9に転送するよう作
動する。
以下算出期間T3,T4…における最新計数値は
各々相当するカウンタ5(1)〜5(4)の計数
値が選択回路8にて循環的に通過制御され、測定
量の急俊な変化を短時間にて算出するデータとし
て乗算器9に転送される。乗算器9では転送され
た最新計数値をカウンタ数に相当する整数倍の乗
算値として算出しさらに加算器7の加算値に対す
るウエイトを設定する定数を掛けて算出期間に対
応する最新測定値を算出する。すなわち、乗算器
9では、最新計数値をN、カウンタ数をn、定数
をKとした場合、最新測定値Sを、 S=KnN …(1) で与えるべくプログラム構成される。
平均値回路10は、上述したごとく加算器7に
おける加算値と乗算器9における算出値との算出
期間T当りの平均値を算出するものであり、上記
加算値をXとした場合の平均値Yを、 Y=KnN+X/K+1 …(2) で与えるべく構成する。
すなわち、ここで求められる平均値Yは計数回
路5で計数される算出期間Tの反復パルス数、い
いかえれば算出期間Tにおける入力信号の平均周
波数と最新計数値Nに基づく算出期間Tでの仮想
入力信号平均周波数との平均であつて、最低でも
カウンタ5(1)〜5(4)における計数期間t
の測定時間をもつて最新の測定量の変動を検出表
示しようとするものである。また定数Kは上記仮
想入力信号平均周波数の計数回路5における実質
平均周波数に対する比率を設定するものであり、
上記最新計数期間tにおける最新測定量の変化に
より良好に追従して表示値を変化せしめるために
は定数Kを大きく設定することで達成し得る。第
2図に示した実施例では算出期間Tにおける各平
均周波数の比率を1:1で設定するため定数K=
1として算出すべく構成している。従つて、平均
値回路10における実際の演算プロセスは、 Y=4N+X/2 …(3) として実行されるべくプログラムされる。
平均値回路10において計数期間t周期で算出
された平均値Yは、逐次ゲート回路13に転送さ
れ、測定量の変化幅に応じて加算器7における加
算値Xとの選択がなされる。
測定量がほぼ一定の値で安定している場合、パ
ルス発生器1から出力される反復パルスの周波数
も上記測定量に相応した値で安定している。従つ
て計数回路5のカウンタ5(1)〜5(4)にて
循環的に計数される各計数期間tの反復パルス数
は、各カウンタ5(1)〜5(4)において常に
一定であり、加算器7における加算値Xも各カウ
ンタ5(1)〜5(4)の計数値の総和として安
定している。また、選択回路8にて通過制御され
る最新計数値Nも他のカウンタにおける計数値す
なわちX/4と同一であるため、乗算器9と平均値
回路10にて算出される平均値Yは上記(3)式によ
りY=Xと求められる。結局測定量が一定値で安
定している場合には加算器7の加算値Xが表示器
11に転送され、上記測定量をデジタル表示する
ことになる。
いま、測定量が第4図に示すようにP点から急
俊に変化した場合を想定してみる。
変化点Pまでに検出される測定量に相応した反
復パルス周波数をf1、P点以降の変化した反復パ
ルス周波数をf2とすれば、計数回路5における計
数期間tでの反復パルス数は各々f1t、f2tとして
計数される。P点までの各カウンタ5(1)〜5
(4)における計数値は常にf1tで与えられるから
計数期間t周期で算出される加算器7の加算値X
は4f1tで安定しており、かつ同期間における最新
計数値Yは上述した安定時の実行プロセスにより
4f1tで安定しており、従つて、算出期間T0までは
表示器11に上記平均値Y=4f1tに相応した測定
量がデジタル表示されている。測定量の変化点P
直後の計数期間t4を含む算出期間T1における平均
値Yは、カウンタ5(4)における最新計数値N
がf2tに変化するため、乗算器9および平均値回
路10で算出される算出期間T1での仮想平均周
波数が大きく参与することになる。すなわち、算
出期間T1における加算器7の加算値Xは計数値
f1tを内包するカウンタ5(1)〜5(3)と計
数値f2tを内包するカウンタ5(4)の総和とし
てX=3f1t+f2tで与えられ、最新計数値Nをカウ
ンタ数に相当したn倍の乗算値として算出する乗
算器9ではその最新測定値Sが4f2tで与えられる
から、平均値回路10で算出される平均値Yは上
記(3)式により、 Y=3f1t+5f2t/2 …(4) として求められ、ゲート回路13に転送される。
また、この時点におけるメモリ11の内容は算
出期T0における加算値X0=4f1tとして保持され
ており、比較器12においてあらかじめ設定した
所定値Mと、メモリ11の加算値X0=4f1tに対す
る加算器7の加算値X1=3f1t+f2tの変化幅△X=
f2t−f1tとを比較し、△X>Mの場合に判定信号
を出力してゲート回路13のゲートを平均値側に
切り換えるべく作動する。この場合、比較器12
における所定値Mは、ゲートタイムtにおける表
示値の変化幅が表示単位程度に相当する測定周波
数の変化として比較判定する値に設定することが
望ましい。すなわち、加算器7における加算値X
と平均値回路10における平均値Yの選択表示動
作は、たとえば測定量の微少変動時における平均
値Yの表示が実測値よりも大幅に変化することに
よる表示値の大幅なチラツキ現象を防止する効果
を泰する。従つて、P点におけるf1からf2への変
化が大きい場合、表示器14には平均値回路10
における平均値Yが測定量として表示され、変動
幅△Xが所定値Yよりも小さい場合には加算器7
における加算値が測定量として表示されることに
なる。
いま、測定量の変化点P前後における反復パル
ス周波数の変化率をf2=2f1とした場合、ゲート
回路13は平均値回路10側に切り換わり、この
ため平均値回路10で与えられる平均値Yは上記
(4)式によりY=13f1t/2となり、加算器7にお
ける単なる加算値(算出期間T1における実質上
の反復パルス数)X=5f1tに対して、変化後の当
然表示されるべき実測値8f1tにより近似した値と
して表示されることになる。従つて観測者は測定
量の急俊な変化を計数期間tの経過をもつてより
適確に把握することができるとともに、表示器1
4での緩慢な更新表示を防止して変化量により近
似した極めて応答性の良好な表示を可能とするも
のである。
以上の平均値算出表示プロセスは算出期間T2
以降においても同様に実行され、第4図a線に示
す従来の緩慢な追従動作に比してもb線に示すご
とく極めて追従性の良好な表示を供与できる。
また、メモリ11の加算値X0に対する加算器
7の加算値X1の変化幅△Xが比較器12の所定
値Mより小さい場合、表示器14へのデータ転送
動作は加算器7側に切り換わり、乗算器9および
平均値回路10による補正動作は行なわれない。
いま、P点における周波数の変化がf1から1.01f1
という1/100の微少なものであるとすれば、加算
器7における加算値Xは算出期間T0において
4f1t、算出期間T1において4.01f1tとして与えられ
る。このとき、乗算器9で算出されり最新測定値
Sは4.04f1tとして平均値回路10に転送され、そ
の結果算出期間T1における平均値Yは4.02f1tと
なり、実際の測定量4.01f1tよりも大きな変化幅を
もつて出力されることになる。本願装置は比較器
12とゲート回路13により、変化幅の小さい加
算器7における加算値Xを表示値として転送する
べく選択動作させることで、大幅なチラツキ現象
や振動減衰表示を防止し、安定した表示を行なわ
せる装置として構成したものである。この場合、
加算値の変化幅△X=0.01f1tが比較器12の所定
値Mより小さいため、判定信号は出力されず、ゲ
ート回路13のゲートは加算器7側に切り換わ
り、表示器14には加算値Xが転送され、微小な
変化量として安定した表示が可能となる。
なお、上述した実施例は、短縮ゲートタイムで
の計数をなす計数回路として、複数の並列カウン
タを有する循環計数方式を採用したが、短縮ゲー
トタイムでの計数値を基本ゲートタイム分だけ順
次シフトして更新保持するシフトレジスタを用い
て構成することも可能であり、いずれにしても乗
算器における定数Kを1としたとき同様に第4図
b線に示す更新表示を得るものであるが、定数K
を2あるいは3のようにより最新計数値Nのウエ
イトを大きくとるべく設定すれば、第4図c線、
d線に示すようなより応答性の良好な表示を得る
ことができ、必要度に応じた定数Kの設定により
測定量の急俊な変化に対する追従性を任意に選択
することができる等秀れた表示性能を有する計数
装置を提供し得るものである。
【図面の簡単な説明】
第1図は従来のパルス計数装置における実行プ
ロセスを説明するタイムチヤート、第2図は本発
明に係るパルス計数装置の一実施例を示す回路構
成図、第3図は第2図装置における計数実行プロ
セスを説明するタイムチヤート、第4図は測定量
の変化に対する本発明装置の表示応答性を示す説
明図である。 1…パルス発生器、2…基準クロツク発生器、
3…リングカウンタ、4,6…ゲート回路、5…
計数回路、7…加算器、8…選択回路、9…剰算
器、10…平均値回路、11…メモリ、12…比
較器、13…ゲート回路、14…表示器。

Claims (1)

    【特許請求の範囲】
  1. 1 測定量の変化に比例した周波数のパルス信号
    を入力し、少なくとも最小表示単位の計測に必要
    な基本ゲートタイムTをn分割した短縮ゲートタ
    イムT/n周期で上記パルス信号を順次計数保持す
    るn個の計数回路と、上記n個の計数回路の出力
    を入力し、それら計数値の総和を短縮ゲートタイ
    ムT/n周期毎に加算して求める加算器と、上記計
    数回路の出力に接続され、短縮ゲートタイムT/n
    相当の最新の計数値を通過させる選択回路と、上
    記選択回路に接続され、これを通過した最新の計
    数値をn倍して乗算値を算出し、この乗算値に上
    記加算値に対する乗要度を設定する定数を掛けて
    最新測定値を求める乗算器と、上記加算器におけ
    る加算値と乗算器における乗算値との算出期間T
    における平均値を算出する平均値回路と、上記加
    算器における前回の加算値を保持するメモリと、
    該メモリの保持内容と加算器の加算値とを比較
    し、その差があらかじめ設定した所定値を越えた
    か否かを判定する比較器と、該比較器からの判定
    信号により加算器における加算値あるいは平均値
    回路における平均値のいずれかを選択通過せしめ
    るゲート回路と、該ゲート回路からの出力信号に
    より上記測定値を表示する表示器とから構成され
    るパルス計数装置。
JP13471281A 1981-08-27 1981-08-27 パルス計数装置 Granted JPS5835699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13471281A JPS5835699A (ja) 1981-08-27 1981-08-27 パルス計数装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13471281A JPS5835699A (ja) 1981-08-27 1981-08-27 パルス計数装置

Publications (2)

Publication Number Publication Date
JPS5835699A JPS5835699A (ja) 1983-03-02
JPH027406B2 true JPH027406B2 (ja) 1990-02-19

Family

ID=15134830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13471281A Granted JPS5835699A (ja) 1981-08-27 1981-08-27 パルス計数装置

Country Status (1)

Country Link
JP (1) JPS5835699A (ja)

Also Published As

Publication number Publication date
JPS5835699A (ja) 1983-03-02

Similar Documents

Publication Publication Date Title
US4657406A (en) Timing generating device
US4231104A (en) Generating timing signals
US4244027A (en) Digital open loop programmable frequency multiplier
JPH027406B2 (ja)
JPS595866B2 (ja) パルス計数方法および装置
JP2704203B2 (ja) タイミング発生装置
SU660228A1 (ru) Умножитель частоты
SU1288726A2 (ru) Устройство дл восстановлени непрерывных функций по дискретным отсчетам
SU1645954A1 (ru) Генератор случайного процесса
US4023016A (en) Signal characterizing apparatus
SU1653153A1 (ru) Делитель частоты с переменным коэффициентом делени
SU894720A1 (ru) Устройство дл вычислени функций
SU1481754A1 (ru) Генератор случайных двоичных чисел
JPH02119592A (ja) モータ速度制御装置
SU894592A1 (ru) Цифровой частотомер
JPH0342612B2 (ja)
SU580634A1 (ru) Умножитель частоты импульсов
SU1725149A1 (ru) Устройство дл измерени отношени частот последовательностей импульсов
SU1298831A1 (ru) Умножитель частоты следовани импульсов
SU1716503A1 (ru) Устройство дл определени экстремальных значений функции
SU518777A1 (ru) Устройство дл вычислени среднеквадратического отклонени
SU959093A1 (ru) Устройство дл вычислени текущей оценки среднего значени
SU684561A1 (ru) Функциональный генератор напр жени
SU1555839A1 (ru) Умножитель частоты следовани импульсов
SU790099A1 (ru) Цифровой умножитель частоты следовани импульсов