JPH0342612B2

JPH0342612B2 -

Info

Publication number: JPH0342612B2
Application number: JP17872383A
Authority: JP
Priority date: 1983-09-27
Filing date: 1983-09-27
Publication date: 1991-06-27
Also published as: JPS6070823A

Description

【発明の詳細な説明】本発明は、例えば自動車やオートバイの走行速
度あるいはエンジン回転数等の測定量の変化に関
連して発生するパルス信号を計数するパルス計数
装置に関するものである。

一般に、測定量に比例したパルスにより、測定
量を表示するものとしては、基準クロツク信号に
より設定されたゲートタイムで測定量に比例した
パルスを計数し、この計数値をラツチして逐次更
新表示するようにした装置が知られている。この
装置は基準クロツク信号によるゲートタイムの設
定により更新可能時間が決定され、このゲートタ
イム内に入力されるパルス数の密度に応じて測定
精度が左右されるが、一般的に測定量の変化に比
例したパルスを高密度にすることは、パルス発生
器がかなり高価なものとなるばかりでなく、仮に
安価に提供されたとしても、高速時におけるクロ
ツク周期内に発生するパルス数が極めて多くな
り、カウンタの容量を増大しなければならず、総
体的に極めて大型で、高価な装置となるという欠
点があつた。またゲートタイムを長くして、この
ゲートタイム内に入力されるパルス数を相対的に
増大させる方法も容易に達成できるが、測定量の
急激な変化に追従することはできないという欠点
があつた。従つて一般には、第１図に示すよう
に、入力端子１に測定量の変化に比例したパルス
が入力された時、この入力端子１に接続された計
数周期を有するカウンタ２で計数し、カウンタ２
の計数終了時に、複数個たとえば４個のレジスタ
３ａ，３ｂ，３ｃ，３ｄにカウンタ２の計数値を
それぞれ記憶させ、これらのレジスタ３ａ〜3d
に記憶された計数値を加算器４で加算し、この加
算値Ｐに応じた値を表示するようにしている。

第１図の回路の動作を第２図を加えて説明する
と、測定量たとえば走行速度の変化に比例したパ
ルスＡが入力されると、カウンタ２の計数終了時
t₁，t₂，t₃，t₄に各表示切換時間たとえば１秒で
それぞれ計数されたパルス数P₁，P₂，P₃，P₄が
レジスタ３ｄ，３ｃ，３ｂ，３ａで記憶され、こ
の記憶されたパルス数P₁，P₂，P₃，P₄が加算器
４で加算され、表示器５で（P₁＋P₂＋P₃＋P₄）
の値に応じた走行速度が表示される。

ここで、急激に走行速度が減少し、t₄において
０Km／ｈとなつたとすると、カウンタ２の計数終
了時t₅では、新しい表示切換時間t₄〜t₅で計数さ
れたパルス数P₅＝０が新しくレジスタ３ａに入
り、それまでレジスタ３ａ，３ｂ，３ｃで記憶さ
れていたパルス数P₄，P₃，P₂は順次シフトされ
てレジスタ３ｂ，３ｃ，３ｄへ移り、一番古い表
示切換時間t₀〜t₁で計数されたパルス数P₁はシフ
トされてレジスタ外へ出され、加算器４で加算さ
れた（P₂＋P₃＋P₄＋０）の値に応じた走行速度
が表示器５で示され、走行速度が０Km／ｈになつ
たにもかかわらず表示はある速度値を示すことに
なる。

また次の計数終了時t₆では、新しい表示切換時
間t₅〜t₆で計数されたパルス数P₆＝０が新しくレ
ジスタ３ａに入り、それまでレジスタ３ａ，３
ｂ，３ｃで記憶されていたパルス数P₅，P₄，P₃
は順次シフトされてレジスタ３ｂ，３ｃ，３ｄへ
移り、最も古い表示切換時間t₁〜t₂で計数された
パルス数P₂はシフトされてレジスタ外へ出され、
加算器４で加算された（P₃＋P₄＋０＋０）の値
に応じた走行速度が表示器５で示され、走行速度
が０Km／ｈであるにもかかわらず表示はまだある
速度値を示し続ける。

以下、計数終了時t₇でも前述と同様にレジスタ
３ａ〜３ｄで記憶されているパルス数P₃〜P₆の
シフトが行われ、最も古い表示切換時間t₂〜t₃で
計数されたパルス数P₃がレジスタ外へシフトさ
れる代わりに新しい表示切換時間t₆〜t₇で計数さ
れたパルス数P₇＝０がレジスタ３ａに入り、加
算器４で加算された（P₄＋０＋０＋０）の値に
応じた走行速度が表示器５で示され、未だ表示値
が０Km／ｈにならない。

そして、計数終了時t₈でレジスタ３ａ〜３ｄに
記憶されているパルス数P₄〜P₇のシフトが行わ
れ、最も古い表示切換時間t₃〜t₄で計数されたパ
ルス数P₄がレジスタ外へシフトされる代わりに
新しい表示切換時間t₇〜t₈で計数されたパルス数
P₈＝０がレジスタ３ａに入ると、レジスタ３ａ
〜３ｄの総和は（０＋０＋０＋０）となり、ここ
で始めて表示器５で表示される走行速度は０Km／
ｈとなる。

このように、従来のパルス計数装置を用いた走
行速度計では、実際に車が停車してから表示が０
Km／ｈを示すまで４秒も必要となり、応答性が遅
く実際の速度感覚値と表示値に違いがあるという
欠点があつた。

本発明は、前記従来装置の欠点を解消するた
め、ゲートタイムを複数に分割して測定量に応じ
て発生するパルスをカウントし、ゲートタイム内
のパルス数の変化を知り、この変化によりゲート
タイム内に計数したパルス数を補正し、補正した
結果に応じた数値を表示することを特徴とし、そ
の目的は急激なパルス数の変化に対する応答性を
速くするパルス計数装置を提供するものである。

前記目的を達成するための本発明の測定量の変
化に応じて発生するパルスを計数するゲートタイ
ムを多分割し、この多分割したゲートタイムの時
間経過時毎に計数したパルス数を複数個のレジス
タの内、第１のレジスタに記憶させ、以後時間経
過時毎に計数した新しいパルス数を前記第１のレ
ジスタに記憶させるとともにそれまで各レジスタ
に記憶していたパルス数を順次後段のレジスタに
シフトして最後段のレジスタに入つていたパルス
数を消し、全レジスタの記憶値に応じた値を表示
するようにしたパルス計数装置において、前記第
１のレジスタに記憶された最新パルス数が他のレ
ジスタに記憶されたパルス数と比較して急激に変
化しているか否かを判定する比較判定手段と、こ
の比較判定手段により急激に変化していると判定
された場合、所定のレジスタをある所定値で書き
換えて補正する手段と、前記比較判定手段により
急激に変化しておらず、かつ最新パルス数が第１
のレジスタを含んで他のレジスタに連続して記憶
されしかも最新パルス数以外の値がレジスタ内で
連続して記憶されていると判定された場合、全て
のレジスタのパルス数を比較して一定の順序ある
数列になるように所定のレジスタの内容を書き換
えて補正する手段とを備え、前記第１のレジスタ
の最新パルス数を主要視した測定量として補正さ
れた後の全レジスタの記憶値に応じた値を表示す
るように構成されるものである。

以下添付図面に基づいて本発明の一実施例を詳
述する。

第３図は本発明の一実施例のパルス計数装置の
ブロツク図であり、同図において、６は図示しな
い速度検出部の測定量に応じて発生されるパルス
を入力する入力端子、７は入力端子６で入力した
パルスの計数時間を設定するタイマで、計数時間
はゲートタイムを任意整数で除算した値になつて
おり、本実施例ではゲートタイムの１／Ｎの時間
に設定してある。８は設定された計数時間の間に
入力端子６で入力されたパルスをカウントするカ
ウンタ、９はカウンタ８でカウントしたパルス数
を記憶する複数個のレジスタからなる記憶部で、
記憶部９のレジスタ数は前記ゲートタイムを計数
時間で除算した時の商の値になつており、本実施
例ではＮ個を用い、カウンタ８でカウントしたパ
ルス数を計数時間経過時毎に記憶部９の最新パル
ス数として記憶する第１のレジスタ９₁に入力す
ると共にそれまでレジスタ９₁，９₂……９_N-1に
記憶していたパルス数を順次レジスタ９₂，９₃…
…９_Nへシフトし、レジスタ９_Nで記憶していたパ
ルス数は記憶部９から消されるようになつてい
る。各レジスタの値はパルス数が入力される毎に
後述する演算回路１０へ全て入力される。演算回
路１０はレジスタ９₁に入力されたゲートタイム
内の最新パルス数と他のレジスタ９₂〜９_Nに記憶
されているそれまでのパルス数とをそれぞれ比較
して急激なパルス数の変化すなわち増減状態を比
較判定し、その判定結果に基づいてレジスタ９₂
〜９_Nに記憶されているパルス数の内容を書き換
えて補正するものである。この書き換えられたパ
ルス数の内容は分配器１１を介して各レジスタ９
_２〜９_Nに記憶され、その後レジスタ９₁〜９_Nに記
憶されているパルス数は加算器１２で加算され、
ラツチ回路１３で表示に必要な駆動がなされ、表
示部１４で加算器１２の値に応じた数値が表示さ
れる。

次に前記演算回路１０の構成を第４図に基づい
てより詳細に説明する。

各レジスタ９₁〜９_Nに記憶されたパルス数は前
記比較判定手段たる比較判定回路１５においてレ
ジスタ９₁のパルス数P₁とレジスタ９₂〜９_Nのパ
ルス数P_i（ｉ＝２〜Ｎ）がそれぞれ比較され、｜
（P₁−P_i）｜≧Ｘ（Ｘはある設定値）であると判定
されると、正負判定回路１６において（P₁−P_i）
の正負が判定され、その結果に基づいて第１又は
第２の書換回路１７，１８においてレジスタ９₂
〜９_Nのパルス数をある所定値で書き換えて補正
する。このレジスタ９₂〜９_Nの書き換えられたパ
ルス数は分配器１１へ転送される。一方、前記比
較判定回路１５で｜（P₁〜P_i）｜＜Ｘと判定される
と第１の連続数判定回路１９でパルス数P₁がレ
ジスタ９₁〜９_N内でレジスタ９₁を含んで２回以
上連続しているか否かを判定し、その連続数Ｋを
カウントする。第２の連続数判定回路２０はレジ
スタ９₂〜９_Nのパルス数の内パルス数P₁以外の値
で連続している値があるか否かを判定する。第３
の書換回路２１は前記第１、第２の連続数判定回
路１９，２０の結果に基づいて、レジスタ９₂〜
９_Nのパルス数の内少なくとも１つをレジスタ９₁
のパルス数P₁に書換えて補正し、その結果を分
配器１１へ転送する。

以上によつて構成される本発明の動作を第５図
演算回路のフロチヤートをも参照して詳述する。

先ず、入力端子６から入力したパルスをカウン
タ８でカウントし、ゲートタイムの１／Ｎ時間経
過毎にレジスタ９₁へ入力する。このレジスタ９₁
に入力されたパルス数は１／Ｎ時間経過毎に順次
レジスタ９₂→９_Nへとシフトされる。そして、こ
れらのレジスタ９₁〜９_Nのパルス数は演算回路１
０を構成する比較判定回路１５へ転送される。比
較判定回路１５はレジスタ９₁のパルス数P₁と他
のレジスタ９₂〜９_Nのパルス数P_i（ｉ＝２〜Ｎ）
をそれぞれ比較してP₁とP_iの差が設定値Ｘ以上す
なわち｜（P₁−P_i）｜≧Ｘであるかを判定する
（STEP1）。尚、本実施例においては説明上設定
値Ｘを「２」とする。少なくとも１つのレジスタ
９₂〜９_Nにおいて｜（P₁−P_i）｜≧２であれば正負
判定回路１６で（P₁−P_i）が正又は負であるかを
判定する（STEP2）。この場合（P₁−P_i）が正で
あればレジスタ９₁へ入力された最新のパルス数
P₁が他のレジスタ９₂〜９_Nのパルス数P_iよりも大
きいことで、つまり最新パルス数が増加傾向にあ
ることを示す。又、逆に、（P₁−P_i）が負であれ
ばパルス数が減少傾向にあることを示す。（P₁−
P_i）が正であれば、第１の書換回路１７において
最新パルス数が入力されているレジスタ９₁のパ
ルス数P₁に他のレジスタ９₂〜９_Nのパルス数P_iの
値を近づけて補正するため、各パルス数P₂〜P_N
を所定値Y₁で書き換える（STEP3）。この所定値
Y₁は、最新のパルス数P₁もしくは「P₁−１」の
値とするが、本実施例ではY₁を「P₁−１」とす
る。（P₁−P_i）が負であれば、第２の書換回路１
８において、最新パルス数が入力されているレジ
スタ９₁のパルス数P₁に他のレジスタ９₂〜９_Nの
パルス数P_iを近づけて補正するため、各パルス数
P₂〜P_Nを所定値Y₂で書き換える（STEP4）。こ
の所定値Y₂は、最新のパルス数P₁もしくは「P₁
＋１」の値とするが、本実施例ではY₂を「P₁＋
１」とする。これら第１の書換回路１７又は第２
の書換回路１８で書き換えられたレジスタ９₂〜
９_Nのパルス数P_iは分配器１１を介して各レジス
タ９₂〜９_Nへ転送され、そして各レジスタ９₁〜
９_Nのパルス数は加算器１２で加算され、ラツチ
回路１３で所定の駆動がなされた後加算された数
値に応じた数値が表示部１４で表示される。

以上STEP1〜STEP4の動作はパルス数が特に
急激に変化した場合、最新のパルス数に近い値に
応じた値を表示部１４に表示させるためのもので
あり、又、所定値Y₁，Y₂を最新のパルス数P₁±
１にしたのは、最新パルス数がレジスタ９₁に入
力されるが、次に入力される最新パルス数を予想
できないため、少しでも現在レジスタ９₁に入力
されている最新パルス数P₁に対する表示部１４
の応答性を速めつつアンダーシユート（表示部１
４の表示値が実際の値よりも小さく表示するこ
と）やオーバーシユート（表示部１４の表示値が
実際の値よりも大きく表示すること）を防ぐため
である。

次にSTEP1において｜（P₁−P_i）｜＜２になつ
た場合、第１の連続数判定回路１９はレジスタ９
_１のパルス数P₁がこのP₁を含んで他のレジスタ９₂
〜９_Nのパルス数P₂〜P_Nにおいて２回以上連続し
ているかを判定する（STEP5）。又、この際２回
以上連続していればその連続回数Ｋをカウントし
て求める（STEP6）。次にパルス数P₁が２回以上
連続している場合、第２の連続数判定回路２０は
レジスタ９₂〜９_Nの内で２回以上連続しているパ
ルス数P₁以外の値P_jがあるかを判定する
（STEP7）。パルス数P₂〜P_N内で２回以上連続し
ている値P_jがあれば、第３の書換回路２１におい
てパルス数P₁によりレジスタ９（Ｋ＋２）〜９_N
内のパルス数Ｐ（Ｋ＋２）〜P_Nを書き換える
（STEP8）。さらに、第４の書換回路２２におい
て、パルス数P₁以外の値で２回以上連続してい
る値P_jによりレジスタ９（MK＋２）〜９_N内の
パルス数Ｐ（MK＋１）〜９_Nを書き換える。但し
Ｍ＝２，３，……Ｎとする（STEP9）。このよう
なSTEP5〜STEP9の動作はそれほど急激な変化
がパルス数P₂〜P_Nと比較して最新パルス数P₁に
起きていないが、入力パルスの周波数が一定でな
い（すなわち連続する入力パルス数に規則性がな
い）と判断される場合で、このような場合、パル
ス数P₁〜P_Nの値を最新のパルス数P₁に応じて一
定の順序ある数例に書き換えることにより、P₁
を主要視すると共にそれ以前の状態を記憶してい
るパルス数P₂〜P_Nをも考慮し、より実際の値に
近い値を表示させるものである。このSTEP8及
び９によつて書換えられ補正されたパルス数P₂
〜P_Nは分配器１１を介して各レジスタ９₁〜９_Nへ
転送され、その後所定の制御がなされて表示部１
４で表示される。尚STEP5及び７において
“NO”となつた場合、最新のパルス数P₁が他の
パルス数と比較してそれ程急激な変化もなくかつ
入力パルスの周波数が一定でないと判定されない
ためそのまま書き換えることなくレジスタ９₂〜
９_Nへ転送され、所定の制御がなされた後表示部
１４で表示される。

次に、この具体的動作を次記の表を参照して説
明する。

表には、ゲートタイムの例えば1/8経過毎に計
数された入力パルス数を８つのレジスタ９₁〜９₈
に順次シフトしながら記憶させた各レジスタの内
容、演算回路１０によつて書き換えられた後の各
レジスタの内容、書き換えが行なわれた後のレジ
スタの記憶内容に応じた表示値Ｂ、及びこのよう
な書き換えを行なわない従来の表示値Ｃが示され
ている。

初期状態t₀では、各レジスタ９₁〜９₈には
「０」が記憶され、表示値も「０」である。

計数時間t₁で、入力パルスとしてレジスタ９₁
に「２」が入力される。実際は最新パルス数が入
力されているレジスタ９₁の値「２」を８倍した
値「16」もしくはそれに近い値が表示されること
が望ましいが、従来例では「２」が表示される。
そこで本実施例では、先ず比較判定回路１５で最
新パルス数P₁と他の記憶されているパルス数P_i
（ｉ＝２〜８）とのそれぞれの差を求め、その内
の少なくとも１つの差が前記設定値Ｘ（本実施例
ではＸ＝２）を起えると判定した場合さらに正負
判定回路１６で最新パルス数が他のパルス数より
も大きいことから入力パルス数が増加傾向にある
と判定し、第１の書換回路１７でパルス数P₂〜
P₈を所定値Y₁（本実施例ではY₁＝P₁−１）＝１で
書き換える。従つて書き換えが行なわれた後の表
示部Ｂは「９」となるので、これを表示すること
により、現在の望ましい表示値「16」に近い値を
表示することになる。

計数時間t₂で、レジスタ９₁に最新パルス数P₁
として「４」が入力されると、前記t₁と同様の動
作によりパルス数P₂〜P₈はY₁＝P₁−１＝４−１
＝３で書き換えられ、表示値Ｂは「25」となる。
この時望ましい表示値は「４」の８倍の「32」で
あるが従来の表示値Ｃはt₁での書き換えが行なわ
れていなかつたとすると「６」となるため、本実
施例によつて望ましい値に近い値が表示できるこ
とになる。

次に計数時間t₁₁で、レジスタ９₁に最新パルス
数P₁として「０」が入力される。この時最新パ
ルス数P₁と他のパルス数P₂〜P₈の差の内少なく
とも１つが設定値Ｘすなわち「２」を越えると比
較判定回路１５で判定され、さらにその差が負で
あると正負判定回路１６で判定されるため、第２
の書換回路１８はパルス数P₂〜P₈を所定値Y₂（本
実施例ではY₂＝P₁＋１）＝１で書き換える。その
結果書き換えられた表示値Ｂは「７」となる。望
ましい表示値は「０」であり又従来の表示値Ｃは
「11」であるため、本実施例によつて望ましい値
に近い値が表示できる。この動作は最新パルス数
P₁が設定値Ｘを越え、又、他のパルス数P₂〜P₈
の内少なくとも１つより小さいことから以後の入
力パルス数が減少傾向であると判定している。

次に計数時間t₂₁でレジスタ９₁に最新パルス数
P₁として「１」が入力され、比較判定回路１５
でパルス数P₁と他のパルス数P₂〜P₈との差がす
べて設定値Ｘ以内であると判定される。これは最
新パルス数P₁が以前に記憶されているパルス数
P₂〜P₈と比較して大差ないため、以後入力され
るパルス数は増加・減少傾向ではなく、すなわち
大略定常傾向にあることを示している。しかし、
この場合、第１の連続数判定回路１９によつて、
最新パルス数P₁「１」が２回連続していて連続回
数Ｋは２と判定され、さらに第２の連続数判定回
路２０によつてパルス数P₁以外の値「０」が２
回連続していると判定されることから入力パルス
の周波数は一定でないと判定され、このような場
合でもやはりレジスタ９₂〜９_Nのパルス数P₂〜P_N
をP₁に応じたある数列に書き換えることが望ま
しい。したがつて、第３の書換回路２１によりレ
ジスタ９（２＋２）〜９₈に「１」が書き入れら
れる。さらに、第４の書換回路２２によつてパル
ス数P₁以外の連続している値「０」がレジスタ
９（2M＋１）（但しＭ＝２，３，４……Ｎ）すな
わちレジスタ９₅及び９₇に書き入れられる。この
場合レジスタ９₂〜９₈のパルス数は「１，０」の
ある順序を持つた数列で繰り返えされる。すなわ
ち、入力パルス数が大略定常傾向にある際は、記
憶されている前に入力されたパルス数を考慮し
て、入力された最新パルス数に多少の変化があつ
ても、その傾向に合う表示がなされることにな
る。この場合表示値Ｂは「５」と表示され、望ま
しい表示値はパルス数P₁だけで判断すると「１」
の８倍の「８」であるが、大略定常傾向にありか
つ、それ以前に記憶されているパルス数には
「０」も多くあるため、それから判断すると、望
ましい表示値は「８」よりも小さいことになる。
すなわち、本実施例の表示値Ｂの「５」がそれに
近い値となる。

次に計数時間t₃₁でレジスタ９₁に最新パルス数
P₁として「１」が入力される。この場合、比較
判定回路１５でパルス数P₁と他のパルス数P₂〜
P₈との差がすべて設定値Ｘ以内と判定され、さ
らに第１の連続数判定回路１９でパルス数P₁が
このP₁を含んで２回以上連続していないと判定
される。この場合、入力された最新パルス数に急
激な変化がなくかつ入力パルスの周波数が一定で
ないとは認められず、このような場合には書き換
えを行なう必要がないため、そのままの値で表示
することにした。

■■■ 亀の甲［0003］ ■■■ 以上のように本発明によれば入力された最新パ
ルス数を主要とし、かつ以前に記憶されているパ
ルス数の数列に応じて以前に記憶されているパル
ス数を補正することにより、ゲートタイム内の急
激な変化に対する表示値の応答性が速くなり、実
際の速度感覚値と表示値の違いが非常に少なくな
る。

尚、入力パルス数の急激な変化を判定する基準
となる比較判定回路１５で設定した設定値Ｘは任
意に設定可能であり、また補正するため第１、第
２の書換回路１７，１８で決めた所定値Ｙ（Y₁，
Y₂）は「P₁±１」の代わりにP₁であつてもある
いは両方の組み合せであつても良くさらに書き換
えるレジスタ数も予め設定しておくかあるいは比
較判定回路１５の判定結果に応じてレジスタ９₁
〜９_Nの全部又は一部を選択する方法でも良い。

又、レジスタ９₂〜９_Nのパルス数を一定の順序
ある数列に補正するため第３の書換回路２１にお
いて書き換えるレジスタを（Ｋ＋２）番目及び第
４の書換回路２２において書き換えるレジスタを
（MK＋２）番目としたが、これは一実施例であ
り、他の方法も考えられる。

以上詳述したように、本発明によれば、あるゲ
ートタイム内に入力されるパルス数を計数して表
示するパルス計数装置において、ゲートタイムを
複数に分割して入力パルスをカウントすることに
より、ゲートタイム内の入力パルスの変化に応じ
てゲートタイム内に計数したパルス数を補正し、
補正した結果を表示することにより、急激な入力
パルスの変化に対し、表示の応答性の速いパルス
計数装置を提供することができる。

【図面の簡単な説明】

第１図は従来のパルス計数装置のブロツク図、
第２図は同装置の動作説明図、第３図は本発明の
一実施例であるパルス計数装置のブロツク図、第
４図は同装置の比較判定回路のブロツク図、第５
図は比較判定回路の動作を示すフロチヤートであ
る。６……入力端子、８……カウンタ、９₁〜９_N…
…レジスタ、１０……演算回路、１１……分配
器、１２……加算器、１４……表示部、１５……
比較判定回路、１６……正負判定回路、１７……
第１の書換回路、１８……第２の書換回路、１９
……第１の連続数判定回路、２０……第２の連続
数判定回路、２１……第３の書換回路、２２……
第４の書換回路。

Claims

【特許請求の範囲】

１測定量の変化に応じて発生するパルスを計数
するゲートタイムを多分割し、この多分割したゲ
ートタイムの時間経過時毎に計数したパルス数を
複数個のレジスタの内、第１のレジスタに記憶さ
せ、以後時間経過時毎に計数した新しいパルス数
を前記第１のレジスタに記憶させるとともにそれ
まで各レジスタに記憶していたパルス数を順次後
段のレジスタにシフトして最後段のレジスタに入
つていたパルス数を消し、全レジスタの記憶値に
応じた値を表示するようにしたパルス計数装置に
おいて、前記第１のレジスタに記憶された最新パ
ルス数が他のレジスタに記憶されたパルス数と比
較して急激に変化しているか否かを判定する比較
判定手段と、この比較判定手段により急激に変化
していると判定された場合、所定のレジスタを所
定値で書き換えて補正する手段と、前記比較判定
手段により急激に変化しておらず、かつ最新パル
ス数が第１のレジスタを含んで他のレジスタに連
続して記憶されしかも最新パルス数以外の値がレ
ジスタ内で連続して記憶されていると判定された
場合、全てのレジスタのパルス数を比較して一定
の順序ある数列になるように所定のレジスタの内
容を書き換えて補正する手段とを備え、前記第１
のレジスタの最新パルス数を主要視した測定量と
して補正された後の全レジスタの記憶値に応じた
値を表示することを特徴とするパルス計数装置。