JPH0274096A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0274096A JPH0274096A JP22574388A JP22574388A JPH0274096A JP H0274096 A JPH0274096 A JP H0274096A JP 22574388 A JP22574388 A JP 22574388A JP 22574388 A JP22574388 A JP 22574388A JP H0274096 A JPH0274096 A JP H0274096A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- pattern
- fusing
- electrolytic
- metal resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 title 1
- 238000007747 plating Methods 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011889 copper foil Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 5
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000011187 glycerol Nutrition 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
Landscapes
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は回路基板の製造方法に関し、さらに詳しく言
えば、パターンメッキ法による配線パターン形成時のサ
イドエツチング防止方法に関するものである。
えば、パターンメッキ法による配線パターン形成時のサ
イドエツチング防止方法に関するものである。
パターンメッキ法によると、まず、銅張積層板上にドラ
イフィルムフォトレジストがラミネートされ、その上に
所定の回路パターンを有するワークフィルムが載置され
、Ｕｖ（紫外線）露光が行なわれる。そして、現像によ
り例えば未露光部分が除去され、その除去部分に電解パ
ターンメッキが施される６同電解パターンメッキ上に金
属レジストメッキが形成され、しかるのち上記ドライフ
ィルムフォトレジストが除去される１次に、上記金属レ
ジストメッキをマスクとして不要の金属が除去され、引
き続き上記金属レジストメッキを剥離することにより、
上記電解パターンメッキよりなる配線パターンが得られ
る。
イフィルムフォトレジストがラミネートされ、その上に
所定の回路パターンを有するワークフィルムが載置され
、Ｕｖ（紫外線）露光が行なわれる。そして、現像によ
り例えば未露光部分が除去され、その除去部分に電解パ
ターンメッキが施される６同電解パターンメッキ上に金
属レジストメッキが形成され、しかるのち上記ドライフ
ィルムフォトレジストが除去される１次に、上記金属レ
ジストメッキをマスクとして不要の金属が除去され、引
き続き上記金属レジストメッキを剥離することにより、
上記電解パターンメッキよりなる配線パターンが得られ
る。
しかしながら、従来においては、金属レジストメッキを
マスクとして不要の金属を除去する際に。
マスクとして不要の金属を除去する際に。
電解パターンメッキの両側部分までもがエツチング（サ
イドエツチング）されてしまい、パターン幅が狭くなっ
てしまうという問題が生ずる。
イドエツチング）されてしまい、パターン幅が狭くなっ
てしまうという問題が生ずる。
この発明は上記従来の事情に鑑みなされたもので、その
目的は、サイドエツチングを防止して、所定のパターン
幅が得られるようにした回路基板の製造方法を提供する
ことにある。
目的は、サイドエツチングを防止して、所定のパターン
幅が得られるようにした回路基板の製造方法を提供する
ことにある。
上記目的を達成するため、この発明においては、金属張
積層板上にドライフィルムフォトレジストをラミネート
するとともに、その上に所定の回路パターンを有するワ
ークフィルムを載置し、露光、現像したのち１回路とな
る部分に電解パターンメッキを施し、同電解パターンメ
ッキ上に金属レジストメッキを形成し、上記ドライフィ
ルムフォトレジストを除去し、上記金属レジストメッキ
をマスクとして不要の金属を除去したのち、上記金属レ
ジストメッキを剥離することにより、上記電解パターン
メッキよりなる配線パターンを得る回路基板の製造方法
において、 上記ドライフィルムフォトレジストを除去したのち、フ
ュージングを行ない、上記金属レジストメッキを溶融さ
せて、配線パターンとなる上記電解パターンメッキの側
部にまで同金属レジストメッキの被覆を形成することを
特徴としている。
積層板上にドライフィルムフォトレジストをラミネート
するとともに、その上に所定の回路パターンを有するワ
ークフィルムを載置し、露光、現像したのち１回路とな
る部分に電解パターンメッキを施し、同電解パターンメ
ッキ上に金属レジストメッキを形成し、上記ドライフィ
ルムフォトレジストを除去し、上記金属レジストメッキ
をマスクとして不要の金属を除去したのち、上記金属レ
ジストメッキを剥離することにより、上記電解パターン
メッキよりなる配線パターンを得る回路基板の製造方法
において、 上記ドライフィルムフォトレジストを除去したのち、フ
ュージングを行ない、上記金属レジストメッキを溶融さ
せて、配線パターンとなる上記電解パターンメッキの側
部にまで同金属レジストメッキの被覆を形成することを
特徴としている。
上記のように、フュージングを行うことによって、電解
パターンメッキの側部にまで金属レジストメッキが被覆
されるため、サイドエツチングが防止される。
パターンメッキの側部にまで金属レジストメッキが被覆
されるため、サイドエツチングが防止される。
以下、この発明の実施例を添付図面を参照しながら詳細
に説明する。
に説明する。
この実施例においては、金属張積層板として紙−フェノ
ール樹脂板６ｂ上に銅箔６ａを形成してなる銅張積層板
６が用いられている。第１図（ａ）を参照すると、まず
、銅張積層板６上にドライフィルムフォトレジスト３が
ラミネートされ、その上に例えば回路パターン部分を黒
色部１ｂ、その他の部分を透明部１ａとしたネガワーク
フィルム１が載置される。そして、Ｕｖ（紫外線）が照
射され、透明部１ａに対応するドライフィルムフォトレ
ジスト３が露光される０次に、黒色部１ｂに対応する未
露光部分が現像により除去される（同図（ｂ）参照）、
この除去部分に、配線パターンとなる電解パターンメッ
キ４が施される（同図（Ｃ）参照）。
ール樹脂板６ｂ上に銅箔６ａを形成してなる銅張積層板
６が用いられている。第１図（ａ）を参照すると、まず
、銅張積層板６上にドライフィルムフォトレジスト３が
ラミネートされ、その上に例えば回路パターン部分を黒
色部１ｂ、その他の部分を透明部１ａとしたネガワーク
フィルム１が載置される。そして、Ｕｖ（紫外線）が照
射され、透明部１ａに対応するドライフィルムフォトレ
ジスト３が露光される０次に、黒色部１ｂに対応する未
露光部分が現像により除去される（同図（ｂ）参照）、
この除去部分に、配線パターンとなる電解パターンメッ
キ４が施される（同図（Ｃ）参照）。
さらに、この電解パターンメッキ４上に金属レジストメ
ッキ、この例ではハンダメツキ５が施される（同図（ｄ
）参照）。ドライフィルムフォトレジスト３が除去され
たのち（同図（ｅ）参照）、フュージング（Ｆｕｓｉｎ
ｇ）が行なわれる。これにより、ハンダメツキ５が溶融
し、同図（ｆ）に示されているように、電解パターンメ
ッキ４のサイド部分にまでハンダメツキ５の被覆が形成
される。そして、エツチングにより不要な同箔６ａが除
去され、引き続き、ハンダメツキ５がエツチングにより
除去される。このようにして、最終的に同図（ｇ）に示
されているように、残された電解パターンメッキ４とそ
の下地としての銅箔６ａよりなる配線パターンが形成さ
れるのであるが、この方法によると、不要な同箔６ａを
エツチングにより除去する際、電解パターンメッキ４の
サイド部分がエツチングされないため、所望とする幅の
配線パターンが形成される。
ッキ、この例ではハンダメツキ５が施される（同図（ｄ
）参照）。ドライフィルムフォトレジスト３が除去され
たのち（同図（ｅ）参照）、フュージング（Ｆｕｓｉｎ
ｇ）が行なわれる。これにより、ハンダメツキ５が溶融
し、同図（ｆ）に示されているように、電解パターンメ
ッキ４のサイド部分にまでハンダメツキ５の被覆が形成
される。そして、エツチングにより不要な同箔６ａが除
去され、引き続き、ハンダメツキ５がエツチングにより
除去される。このようにして、最終的に同図（ｇ）に示
されているように、残された電解パターンメッキ４とそ
の下地としての銅箔６ａよりなる配線パターンが形成さ
れるのであるが、この方法によると、不要な同箔６ａを
エツチングにより除去する際、電解パターンメッキ４の
サイド部分がエツチングされないため、所望とする幅の
配線パターンが形成される。
なお、フュージングは１例えば２００〜２２０℃の市販
のフュージングオイルまたはグリセリン液中に浸漬する
オイルフュージング、もしくは赤外線ランプを有する装
置内における赤外線フュージングのいずれでもよい。
のフュージングオイルまたはグリセリン液中に浸漬する
オイルフュージング、もしくは赤外線ランプを有する装
置内における赤外線フュージングのいずれでもよい。
以上説明したように、この発明によれば、パターンメッ
キ法において、ドライフィルムフォトレシストを除去し
たのち、フュージングを行ない、金属レジストメッキを
溶融させて、配線パターンとなる電解パターンメッキの
側部にまで同金属レジストメッキの被覆を形成するよう
にしたことにより、電解パターンメッキのサイドエツチ
ングが確実に防止される。
キ法において、ドライフィルムフォトレシストを除去し
たのち、フュージングを行ない、金属レジストメッキを
溶融させて、配線パターンとなる電解パターンメッキの
側部にまで同金属レジストメッキの被覆を形成するよう
にしたことにより、電解パターンメッキのサイドエツチ
ングが確実に防止される。
第１図（ａ）〜（ｇ）はこの発明による回路基板の製造
方法をその工程にしたがって示した要部断面図である。 図中、１はワークフィルム、３はドライフィルムフォト
レジスト、４は電解パターンメッキ、５はハンダメツキ
、６は銅張積層板である。 （ｅ） 特許出願人 エルナー株式会社 代理人 弁理士 大 原 拓 也（ｆ）
方法をその工程にしたがって示した要部断面図である。 図中、１はワークフィルム、３はドライフィルムフォト
レジスト、４は電解パターンメッキ、５はハンダメツキ
、６は銅張積層板である。 （ｅ） 特許出願人 エルナー株式会社 代理人 弁理士 大 原 拓 也（ｆ）
Claims (3)
- （１）金属張積層板上にドライフィルムフォトレジスト
をラミネートするとともに、その上に所定の回路パター
ンを有するワークフィルムを載置し、露光、現像したの
ち、回路となる部分に電解パターンメッキを施し、同電
解パターンメッキ上に金属レジストメッキを形成し、上
記ドライフィルムフォトレジストを除去し、上記金属レ
ジストメッキをマスクとして不要の金属を除去したのち
、上記金属レジストメッキを剥離することにより、上記
電解パターンメッキよりなる配線パターンを得る回路基
板の製造方法において、 上記ドライフィルムフォトレジストを除去したのち、フ
ュージングを行ない、上記金属レジストメッキを溶融さ
せて、配線パターンとなる上記電解パターンメッキの側
部にまで同金属レジストメッキの被覆を形成することを
特徴とする回路基板の製造方法。 - （２）上記フュージングはオイルフュージングである請
求項１記載の回路基板の製造方法。 - （３）上記フュージングは赤外線フュージングである請
求項１記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22574388A JPH0274096A (ja) | 1988-09-09 | 1988-09-09 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22574388A JPH0274096A (ja) | 1988-09-09 | 1988-09-09 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0274096A true JPH0274096A (ja) | 1990-03-14 |
Family
ID=16834143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22574388A Pending JPH0274096A (ja) | 1988-09-09 | 1988-09-09 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0274096A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113133217A (zh) * | 2020-01-15 | 2021-07-16 | 鹏鼎控股(深圳)股份有限公司 | 线路板的制备方法 |
-
1988
- 1988-09-09 JP JP22574388A patent/JPH0274096A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113133217A (zh) * | 2020-01-15 | 2021-07-16 | 鹏鼎控股(深圳)股份有限公司 | 线路板的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4664962A (en) | Printed circuit laminate, printed circuit board produced therefrom, and printed circuit process therefor | |
| US5464662A (en) | Fabrication method of printed wiring board | |
| TW358322B (en) | Solder mask for manufacture of printed circuit boards | |
| JPH07263837A (ja) | 両面配線基板の製造法 | |
| JPH0274096A (ja) | 回路基板の製造方法 | |
| KR101083806B1 (ko) | 솔더 마스크 형성 방법, 그 장치 및 전기회로 패턴화된내부 절연층 형성 방법 | |
| JPH04348591A (ja) | 印刷配線板の製造方法 | |
| JPH07142841A (ja) | プリント配線板の製造方法 | |
| JP2021163893A (ja) | 回路配線基板および配線パターン形成方法 | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| JPH04267397A (ja) | 印刷配線板の製造方法 | |
| JPH04186894A (ja) | 印刷配線板の製造方法 | |
| JP3168091B2 (ja) | 立体回路形成方法 | |
| JPH03255693A (ja) | 印刷配線板の製造方法 | |
| JPH04326588A (ja) | 印刷配線板の製造方法 | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JPH02117192A (ja) | 印刷配線板の製造方法 | |
| KR100919413B1 (ko) | 함몰형 패턴을 구비하는 기판 및 그 제조 방법 | |
| JP2583702B2 (ja) | プリント配線板の製造方法 | |
| JPH11266077A (ja) | 端面メッキ付プリント配線板及びその製造方法 | |
| JPH03196595A (ja) | スルホール付微細プリント配線板の製造方法 | |
| KR970078781A (ko) | 인쇄회로 기판의 제조 방법 | |
| JPH01191494A (ja) | プリント基板の製造方法 | |
| JPH02119298A (ja) | 半導体素子搭載用多層印刷配線板の製造方法 | |
| JPS63151939A (ja) | ドライフイルム |