JPH027476B2 - - Google Patents

Info

Publication number
JPH027476B2
JPH027476B2 JP16705083A JP16705083A JPH027476B2 JP H027476 B2 JPH027476 B2 JP H027476B2 JP 16705083 A JP16705083 A JP 16705083A JP 16705083 A JP16705083 A JP 16705083A JP H027476 B2 JPH027476 B2 JP H027476B2
Authority
JP
Japan
Prior art keywords
display
data
strobe
circuit
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16705083A
Other languages
Japanese (ja)
Other versions
JPS6057892A (en
Inventor
Hiroshi Koyama
Hiroshi Oosawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16705083A priority Critical patent/JPS6057892A/en
Publication of JPS6057892A publication Critical patent/JPS6057892A/en
Publication of JPH027476B2 publication Critical patent/JPH027476B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、表示装置を直接駆動する表示駆動回
路を内蔵したマイクロコンピユータに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a microcomputer incorporating a display drive circuit that directly drives a display device.

(ロ) 従来技術 近年、4ビツトあるいは8ビツトのワンチツプ
マイクロコンピユータに於いて、表示装置、特
に、液晶表示装置を直接駆動することのできる液
晶駆動回路を内蔵したマイクロコンピユータが開
発されている。この様なマイクロコンピユータ
は、第1図に示す如く、セグメント駆動回路1に
表示データを印加するための表示用記憶回路2が
設けられてあり、RAM3に記憶されたデータを
表示用記憶回路2に転送することによつて表示が
為される。従来は、表示命令のオペランドで
RAMのアドレス及び表示用記憶回路2のアドレ
スを直接指定し、データの転送を行つていた。即
ち、表示命令のコード中に設定されたデータXに
よつてRAM3のアドレスが指定され、そのアド
レスに記憶されたデータが、表示命令のコード中
に設定されたデータYによつて指定される表示用
記憶回路2のアドレスに転送される。従つて、全
部の表示が書き換える場合には、表示用記憶回路
2のアドレス数だけ表示命令を実行しなければな
らないので、表示数が多い場合にには、プログラ
ムステツプ数が多くなり、プログラム作成上の効
率が悪い欠点を有していた。
(B) Prior Art In recent years, among 4-bit or 8-bit one-chip microcomputers, microcomputers incorporating a liquid crystal drive circuit capable of directly driving a display device, particularly a liquid crystal display device, have been developed. As shown in FIG. 1, such a microcomputer is provided with a display memory circuit 2 for applying display data to a segment drive circuit 1, and a display memory circuit 2 for applying display data to a segment drive circuit 1. The display is made by transferring the information. Previously, the operand of the display command
Data was transferred by directly specifying the address of the RAM and the address of the display memory circuit 2. That is, the address of RAM 3 is specified by the data X set in the code of the display command, and the data stored at that address is displayed as specified by the data Y set in the code of the display command. The data is transferred to the address in the memory circuit 2 for use. Therefore, if all the displays are to be rewritten, display commands must be executed for the number of addresses in the display memory circuit 2, so if there are many displays, the number of program steps will increase, making it difficult to create a program. It had the disadvantage of low efficiency.

(ハ) 発明の目的 本発明は、上述した点に鑑みて為されたもので
あり、ストローブポインタによつて表示用記憶回
路のアドレスを指定可能とすることにより、表示
プログラムの作成を効率良く、しかも、簡単に作
成できる様にすることを目的とする。
(C) Purpose of the Invention The present invention has been made in view of the above-mentioned points, and enables the creation of a display program efficiently by making it possible to specify the address of a display memory circuit using a strobe pointer. Furthermore, the purpose is to make it easy to create.

(ニ) 発明の構成 本発明は、表示装置を直接駆動する表示駆動回
路と、セグメントに対応する表示データを記憶
し、該表示データを前記表示駆動回路に印加する
表示用記憶回路とを備えたマイクロコンピユータ
に於いて、所定命令が実行されたとき、データバ
スに送出された前記表示用記憶回路のアドレスを
指示するデータを取り込むストローブポインタ
と、該ストローブポインタの出力をデコードし、
表示データの書き込み命令が実行されたとき、前
記表示用記憶回路にストローブ信号を印加するス
トローブデコーダとを設けた構成である。
(d) Structure of the Invention The present invention includes a display drive circuit that directly drives a display device, and a display storage circuit that stores display data corresponding to a segment and applies the display data to the display drive circuit. In the microcomputer, when a predetermined instruction is executed, a strobe pointer that takes in data indicating the address of the display storage circuit sent to the data bus, and decodes the output of the strobe pointer;
This configuration includes a strobe decoder that applies a strobe signal to the display memory circuit when a display data write command is executed.

(ホ) 実施例 第2図は本発明の実施例を示すマイクロコンピ
ユータのブロツク図である。ROM4はプログラ
ムを固定的に記憶する記憶回路であり、プログラ
ムされた命令は、順次、制御回路5に印加され
る。画御回路5は、印加された命令を解読し、そ
の命令を実行するために各部回路を制御する。4
ビツトから成るデータバス6には、ALU7、
RAM8、データポインタ9、セグメントデコー
ダ10、ストローブポインタ11等が接続され、
データバス6を介して各回路間でデータの送受が
為される。ALU7は、演算処理装置であり、デ
ータの加算あるいは減算等の処理を行う。RAM
8はデータを記憶し、また、必要に応じてそのデ
ータを取り出すことのできる記憶回路であり、そ
のアドレスは、データポインタ9に記憶された内
容、あるいは、ROM4から出力される命令ゴー
ドのオペランドで指定される。データポインタ9
はデータバス6に送出されたデータを必要に応じ
て記憶するレジスタであり、その記憶したデータ
によつてRAM8のアドレスを指定することがで
きる。セグメントデコーダ10は、データバス6
に送出された4ビツトのBCDコードを、例えば、
数字表示のための7本のセグメント信号に変換
し、表示用記憶回路12に印加する。表示用記憶
回路12は、セグメント駆動回路13が駆動する
ことのできるセグメントに各々対応した記憶素子
を有し、セグメント駆動回路13は、表示用記憶
回路12の記憶素子に記憶された内容に基いて、
そのセグメントを駆動するためのセグメント駆動
信号を作成する。このセグメント駆動回路13
は、例えば、液晶表示装置を駆動するための回路
である。また、表示用記憶回路12のアドレス
は、ストローブポインタ11によつて指定され
る。即ち、データバス6を介してストローブポイ
ンタ11に取り込まれたデータがストローブデコ
ーダ14でデコードされ、データを表示用記憶回
路12に書き込むための命令が実行されたとき、
複数のストローブ信号が作成され、表示用記憶回
路12に印加される。このストローブ信号によつ
て、そのときデータバス6に送出され、セグメン
トデコーダ10で変換されたデータを書き込む記
憶素子が指定され、その表示データが記憶され
る。
(E) Embodiment FIG. 2 is a block diagram of a microcomputer showing an embodiment of the present invention. The ROM 4 is a storage circuit that permanently stores programs, and programmed instructions are sequentially applied to the control circuit 5. The picture control circuit 5 decodes the applied command and controls various circuits to execute the command. 4
A data bus 6 consisting of bits includes an ALU 7,
RAM 8, data pointer 9, segment decoder 10, strobe pointer 11, etc. are connected,
Data is sent and received between each circuit via the data bus 6. The ALU 7 is an arithmetic processing unit and performs processing such as addition or subtraction of data. RAM
8 is a storage circuit that stores data and can retrieve the data as needed; its address is the content stored in the data pointer 9 or the operand of the instruction Gord output from the ROM 4. It is specified. data pointer 9
is a register that stores data sent to the data bus 6 as necessary, and the address of the RAM 8 can be specified by the stored data. Segment decoder 10 connects data bus 6
For example, the 4-bit BCD code sent to
It is converted into seven segment signals for numerical display and applied to the display memory circuit 12. The display memory circuit 12 has memory elements each corresponding to a segment that can be driven by the segment drive circuit 13 , and the segment drive circuit 13 uses the contents stored in the memory elements of the display memory circuit 12 ,
Create a segment drive signal to drive the segment. This segment drive circuit 13
is, for example, a circuit for driving a liquid crystal display device. Further, the address of the display memory circuit 12 is specified by the strobe pointer 11. That is, when data taken into the strobe pointer 11 via the data bus 6 is decoded by the strobe decoder 14 and an instruction for writing the data into the display storage circuit 12 is executed,
A plurality of strobe signals are created and applied to the display storage circuit 12. This strobe signal specifies the storage element into which the data sent to the data bus 6 and converted by the segment decoder 10 is to be written, and the display data is stored.

第3図は、第2図に示した一部のブロツクを示
す回路図である。データバス6は、DBUS0〜3
までの4ビツトから成り、DBUS0〜3はセグメ
ントデコーダ10に接続されている。セグメント
デコーダ10はDBUS0〜3に送出された4ビツ
トのBCDコードを数字表示するためのセグメン
ト信号a〜gに変換し出力する。ストローブポイ
ンタ11は4個のラツチ回路15から成り、各々
の入力端子Lには対応するデータバス6のビツト
信号DBUS0〜3が印加され、また、クロツク端
子φには、所定の命令、例えば、MRSB命令
(この命令のオペランドで指定されたRAMのア
ドレスに記憶されたデータをストローブポインタ
11に転送する命令)が実行されたとき、第1図
に示された制御回路5から出力される制御信号
MSPが共通に印加される。即ち、MRSB命令が
実行された場合には、RAM8に記憶された4ビ
ツトのデータがストローブポインタ11に記憶さ
れるのである。
FIG. 3 is a circuit diagram showing some of the blocks shown in FIG. 2. Data bus 6 is DBUS0~3
DBUS0 to DBUS3 are connected to the segment decoder 10. The segment decoder 10 converts the 4-bit BCD code sent to DBUS0-3 into segment signals a-g for numerical display and outputs them. The strobe pointer 11 consists of four latch circuits 15, each input terminal L is applied with a corresponding bit signal DBUS0 to DBUS3 of the data bus 6, and a clock terminal φ receives a predetermined command, such as MRSB. A control signal output from the control circuit 5 shown in FIG. 1 when an instruction (an instruction to transfer the data stored in the RAM address specified by the operand of this instruction to the strobe pointer 11) is executed.
MSP is commonly applied. That is, when the MRSB instruction is executed, the 4-bit data stored in RAM 8 is stored in strobe pointer 11.

ストローブデコーダ14は、8個のNANDゲ
ート16と8個のNANDゲート17とから成り、
NANDゲート16には、ストローブポインタ1
1のラツチ回路15の出力Qと、インバータ18
によつて反転された信号とが選択的に印加され、
また、すべてのNANDゲート16には、表示用
記憶回路12に表示データを書き込むWRT命令
が実行されたとき、第1図に示された制御回路5
から出力される制御信号WRTが共通に印加され
る。更に、NANDゲート16の各出力は、
NANDゲート17の一方の入力に各々印加され、
また、NANDゲート17の他方の入力には、イ
ニシヤルクリア信号が共通に印加され、
NANDゲート17の出力は、各々ストローブ信
号STB0〜7として出力される。即ち、イニシヤ
ルクリア信号が電源投入時に“0”となつた
場合には、ストローブ信号STB0〜7はすべて
“1”となり、また、WRT命令が実行されたと
き、制御信号WRTが“1”となると、ラツチ回
路15の出力の状態によつて、ストローブ信号
STB0〜3までのうちのいずれか一つが“1”と
なり、ストローブ信号STB4〜7までのうちのい
ずれか一つが“1”となる。このストローブ信号
STB0〜7の組み合せによつて表示用記憶回路1
2の記憶素子への記憶が制御される。
The strobe decoder 14 consists of eight NAND gates 16 and eight NAND gates 17.
NAND gate 16 has strobe pointer 1
1 latch circuit 15 output Q and inverter 18
a signal inverted by is selectively applied,
In addition, when a WRT instruction for writing display data to the display memory circuit 12 is executed, all NAND gates 16 are connected to the control circuit 5 shown in FIG.
A control signal WRT output from the two is commonly applied. Furthermore, each output of the NAND gate 16 is
applied to one input of the NAND gate 17,
Further, an initial clear signal is commonly applied to the other input of the NAND gate 17,
The outputs of the NAND gates 17 are output as strobe signals STB0 to STB7, respectively. That is, if the initial clear signal becomes "0" when the power is turned on, all strobe signals STB0 to STB7 become "1", and when the WRT command is executed, the control signal WRT becomes "1". Then, depending on the state of the output of the latch circuit 15, the strobe signal
Any one of STB0 to STB3 becomes "1", and any one of strobe signals STB4 to STB7 becomes "1". This strobe signal
Display memory circuit 1 by combination of STB0 to STB7
Storage in the second storage element is controlled.

表示用記憶回路12は、セグメント駆動回路1
3が駆動することのできるセグメントの各々に対
応した記憶素子であるラツチ回路19と、各ラツ
チ回路19のクロツク端子φにその出力が接続さ
れたNANDゲート20とから構成される。
NANDゲート20の入力には、ストローブ信号
STB0〜3のうちのいずれか一本と、ストローブ
信号STB4〜7のうちいずれか一本とが選択的に
印加されており、その組み合せによつて、選択さ
れたラツチ回路19のアドレスが決定され、ま
た、ラツチ回路19の入力Lには、セグメントデ
コーダ10から出力されるセグメント信号a〜g
が選択的に接続される。即ち、ラツチ回路19の
入力Lには、そのラツチ回路19に対応するセグ
メントの表示データが出力されるセグメント信号
a〜gが接続される。例えば、数字表示する1桁
分のセグメント表示データを記憶するラツチ回路
19はすべての一つのアドレスとして同じストロ
ーブ信号に接続され、そのラツチ回路19の入力
には各々対するセグメント信号a〜gが接続され
る。更に、ラツチ回路19の出力Qは、各々、セ
グメント駆動回路13に印加され、セグメント駆
動回路13は印加された出力Qの内容に基いてセ
グメントを駆動する信号、例えば、液晶を駆動す
る場合には液晶駆動信号、を作成し、出力端子2
1から出力する。
The display memory circuit 12 includes the segment drive circuit 1
The latch circuit 19 is a storage element corresponding to each segment that can be driven by the latch circuit 19, and a NAND gate 20 whose output is connected to the clock terminal φ of each latch circuit 19.
The input of the NAND gate 20 has a strobe signal.
Any one of STB0 to STB3 and any one of strobe signals STB4 to STB7 are selectively applied, and the address of the selected latch circuit 19 is determined by the combination. , and the input L of the latch circuit 19 receives segment signals a to g output from the segment decoder 10.
are selectively connected. That is, the input L of the latch circuit 19 is connected to segment signals a to g from which the display data of the segment corresponding to the latch circuit 19 is output. For example, a latch circuit 19 that stores segment display data for one digit for numerical display is all connected to the same strobe signal as one address, and segment signals a to g for each are connected to the inputs of the latch circuit 19. Ru. Further, the outputs Q of the latch circuits 19 are respectively applied to segment drive circuits 13, and the segment drive circuits 13 generate signals for driving the segments based on the contents of the applied outputs Q, for example, when driving a liquid crystal. Create a liquid crystal drive signal and connect it to output terminal 2.
Output from 1.

従つて、第3図の構成によれば、ストローブポ
インタ11に記憶される4ビツトのデータの内容
によつて表示用記憶回路12のアドレスが指定さ
れ、書き込み命令、即ち、WRT命令によつて指
定されたアドレスに表示データが記憶されるので
ある。
Therefore, according to the configuration shown in FIG. 3, the address of the display memory circuit 12 is specified by the contents of the 4-bit data stored in the strobe pointer 11, and is specified by the write command, that is, the WRT command. The display data is stored at the specified address.

この様に、第2図及び第3図の如く構成された
マイクロコンピユータに於いて、例えば、プログ
ラムによつて時計を形成し、時刻を表示する場合
には、第4図に示す如く、RAM8内のアドレス
「0」に10時データ、アドレス「1」に時データ、
アドレス「2」に10分データ、アドレス「3」に
分データを格納し、一方、表示用記憶回路12の
アドレス「0」は10時桁のセグメントに対応する
記憶素子、アドレス「1」は時桁のセグメントに
対応する記憶素子、アドレス「2」は10分桁のセ
グメントに対応する記憶素子、アドレス「3」は
分桁のセグメントに対応する記憶素子を含む様に
設定する。そして、表示を行う場合には、データ
ポインタ9によつてRAM8のアドレス「0」を
最初に指定し、また、ストローブポインタ11に
よつて表示用記憶回路12のアドレス「0」を最
初に指定する。そしてWRT命令によつてRAM
8のアドレス「0」に格納されたデータを表示用
記憶回路12のアドレス「0」に転送する。その
後、データポインタ9及びストローブポインタ1
1の内容に「1」を加算し、WRT命令を実行す
る。この操作を4回繰り返えすことにより、表示
データが書き込まれる。
In this way, in a microcomputer configured as shown in FIGS. 2 and 3, when a clock is created by a program and the time is displayed, the RAM 8 is stored as shown in FIG. 10 o'clock data in address "0", hour data in address "1",
10 minute data is stored at address "2" and minute data is stored at address "3". On the other hand, address "0" of the display memory circuit 12 is the memory element corresponding to the 10 o'clock segment, and address "1" is the hour data. The memory element corresponding to the digit segment, address "2", is set to include the memory element corresponding to the ten minute segment, and the address "3" is set to include the memory element corresponding to the minute segment. When displaying, the data pointer 9 first specifies the address "0" of the RAM 8, and the strobe pointer 11 first specifies the address "0" of the display memory circuit 12. . and RAM by WRT command
The data stored at address "0" of 8 is transferred to address "0" of display storage circuit 12. After that, data pointer 9 and strobe pointer 1
Add "1" to the contents of 1 and execute the WRT instruction. Display data is written by repeating this operation four times.

上述の動作は第5図のフロー図で示され、その
動作を第2図及び第3図を用いて説明する。表示
プログラムは、先ず、データポインタ9及びスト
ローブポインタ11に初期値を設定し、RAM8
及び表示用記憶回路12の初期アドレスを指定す
る。そして、WRT命令を行うことにより、デー
タポインタ9で指定されたRAM8のアドレスに
記憶されたデータが、データバス6を介してセグ
メントデコーダ10に印加され、一方、制御信号
WRTのタイミングによつてストローブ信号
STB0〜7が出力され、ストローブポインタ11
で指定される表示用記憶回路12のアドレスのラ
ツチ回路19に、変換されたセグメント信号a〜
gが記憶される。次に、データポインタ9及びス
トローブポインタ11に「1」を加算し、更に、
その加算結果が所定値「A」になつたか否か判定
する。所定値「A」でない場合には、表示データ
の書き込みは全べて終了していない場合であり、
再びWRT命令を実行する。そして、所定値
「A」(第4図の場合にはA=4である)になつた
ら表示プログラムが終了する。従つて、従来の如
く、書き込み命令を表示の桁数だけ並べる必要が
なく、プログラムをループ状に形成できるため、
プログラムが短くなる。
The above-mentioned operation is shown in the flow diagram of FIG. 5, and the operation will be explained using FIGS. 2 and 3. The display program first sets initial values to the data pointer 9 and strobe pointer 11, and then loads the RAM 8.
and designates the initial address of the display storage circuit 12. Then, by executing the WRT command, the data stored in the address of RAM 8 specified by the data pointer 9 is applied to the segment decoder 10 via the data bus 6, while the control signal
Strobe signal depending on WRT timing
STB0~7 are output and strobe pointer 11
The converted segment signals a to latch circuit 19 at the address of the display storage circuit 12 specified by
g is memorized. Next, "1" is added to the data pointer 9 and strobe pointer 11, and further,
It is determined whether the addition result has reached a predetermined value "A". If it is not the predetermined value "A", it means that all the display data has not been written yet,
Execute the WRT command again. Then, when the predetermined value "A" (A=4 in the case of FIG. 4) is reached, the display program ends. Therefore, unlike conventional methods, there is no need to line up write commands by the number of digits displayed, and the program can be formed into a loop.
The program will be shorter.

(ヘ) 発明の効果 上述の如く、本発明によれば、ストローブポイ
ンタの加算あるいは減算によつて表示用記憶回路
のアドレスを変えられるため、表示プログラムが
ループ状に形成でき、プログラムが短く、且つ、
簡単となる。特に、表示とすべて書き変えたり、
全セグメントを点灯あるいは消灯する場合には、
その効果は顕著である。
(F) Effects of the Invention As described above, according to the present invention, since the address of the display memory circuit can be changed by addition or subtraction of the strobe pointer, the display program can be formed in a loop shape, and the program can be short and ,
It becomes easy. In particular, change the display and everything,
To turn on or off all segments,
The effect is remarkable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来例を示すブロツク図、第2図は
本発明の実施例を示すブロツク図、第3図は、第
2図に示されたブロツクの一部を示す回路図、第
4図は、時刻表示する場合の例を示す図、第5図
は表示プログラムを示すフロー図である。 主な図番の説明、4…ROM、5…制御回路、
6…データバス、7…ALU、8…RAM、9…デ
ータポインタ、10…セグメントデコーダ、11
…ストローブポインタ、12…表示用記憶回路、
13…セグメント駆動回路、14…ストローブデ
コーダ。
FIG. 1 is a block diagram showing a conventional example, FIG. 2 is a block diagram showing an embodiment of the present invention, FIG. 3 is a circuit diagram showing a part of the block shown in FIG. 2, and FIG. 5 is a diagram showing an example of time display, and FIG. 5 is a flow diagram showing a display program. Explanation of main drawing numbers, 4...ROM, 5...control circuit,
6...Data bus, 7...ALU, 8...RAM, 9...Data pointer, 10...Segment decoder, 11
...Strobe pointer, 12...Display memory circuit,
13... Segment drive circuit, 14... Strobe decoder.

Claims (1)

【特許請求の範囲】[Claims] 1 表示装置を直接駆動する表示駆動回路と、セ
グメントに対応する表示データを記憶し、該表示
データを前記表示駆動回路に印加する表示用記憶
回路とを備えたマイクロコンピユータに於いて、
所定命令が実行されたとき、データバスに送出さ
れた前記表示用記憶回路のアドレスを指示するデ
ータを取り込むストローブポインタと、該ストロ
ーブポインタの出力をデコードし、表示データの
書き込み命令が実行されたとき、前記表示用記憶
回路にストローブ信号を印加するストローブデコ
ーダとを設けたことを特徴とするマイクロコンピ
ユータ。
1. In a microcomputer equipped with a display drive circuit that directly drives a display device, and a display storage circuit that stores display data corresponding to a segment and applies the display data to the display drive circuit,
When a predetermined instruction is executed, a strobe pointer that takes in data indicating the address of the display storage circuit sent to the data bus, and an output of the strobe pointer is decoded, and when a display data write instruction is executed. , and a strobe decoder for applying a strobe signal to the display memory circuit.
JP16705083A 1983-09-09 1983-09-09 Microcomputer Granted JPS6057892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16705083A JPS6057892A (en) 1983-09-09 1983-09-09 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16705083A JPS6057892A (en) 1983-09-09 1983-09-09 Microcomputer

Publications (2)

Publication Number Publication Date
JPS6057892A JPS6057892A (en) 1985-04-03
JPH027476B2 true JPH027476B2 (en) 1990-02-19

Family

ID=15842463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16705083A Granted JPS6057892A (en) 1983-09-09 1983-09-09 Microcomputer

Country Status (1)

Country Link
JP (1) JPS6057892A (en)

Also Published As

Publication number Publication date
JPS6057892A (en) 1985-04-03

Similar Documents

Publication Publication Date Title
JPS62197830A (en) Data processing system
JPH027476B2 (en)
US4175284A (en) Multi-mode process control computer with bit processing
US4688193A (en) Bit processing utilizing a row and column ladder sequence
JPS60201402A (en) programmable controller
JPS6336360Y2 (en)
JPH0736150B2 (en) Barrel shift circuit
JP3580118B2 (en) Liquid crystal drive
JPS5882296A (en) Dot matrix display system
JPH0895850A (en) Microprocessor
JP2000112755A (en) Microcomputer
JPH0326399B2 (en)
JPS6310555Y2 (en)
JPH0545978B2 (en)
JPS6284365A (en) Program developing device
JPS6246493A (en) Semiconductor integrated circuit device
JPS62133381A (en) Electronic timepiece
JPS599245Y2 (en) display device
JPS6131487B2 (en)
JPH01120659A (en) Bus access system
JPS6111493B2 (en)
JPH01263819A (en) Integrated circuit
JPS6212527B2 (en)
JPH03192390A (en) Microcomputer for liquid crystal display
JPH0353321A (en) information processing equipment