JPH027534A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH027534A JPH027534A JP63158666A JP15866688A JPH027534A JP H027534 A JPH027534 A JP H027534A JP 63158666 A JP63158666 A JP 63158666A JP 15866688 A JP15866688 A JP 15866688A JP H027534 A JPH027534 A JP H027534A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- paste
- metal film
- inner lead
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/325—Die-attach connectors having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体チップ（以下ＩＣチップ）を搭載する、セラミッ
クパッケージに関し、 インナーリードへの、＠！（Ａｇ）ペースト中の樹脂成
分の、広がりを防ぎＡから、ダイアタッチ部分の、高価
な金属被膜を大部分削除して、セラミックパッケージの
、コストヲ下げることを課題とし、 セラミックパッケージ２と該セラミックパッケージ２の
デ、ブ１が搭載されるダイアタッチ３上に、Ａｇペース
ト４全介して直接取りつけられた半導体デツプ１と、該
セラミックパッケージ２の表面に設けられ、前記半導体
テップ１と導電体を介して接続されるインナーリード６
とを有する半導体装置において、前記半導体テップ１が
搭載されたダイス付け部位１０の周囲と、前記インナー
リード６の内側にリング状に金Ｆｒ４祖膜８を施すよう
に構成する。
クパッケージに関し、 インナーリードへの、＠！（Ａｇ）ペースト中の樹脂成
分の、広がりを防ぎＡから、ダイアタッチ部分の、高価
な金属被膜を大部分削除して、セラミックパッケージの
、コストヲ下げることを課題とし、 セラミックパッケージ２と該セラミックパッケージ２の
デ、ブ１が搭載されるダイアタッチ３上に、Ａｇペース
ト４全介して直接取りつけられた半導体デツプ１と、該
セラミックパッケージ２の表面に設けられ、前記半導体
テップ１と導電体を介して接続されるインナーリード６
とを有する半導体装置において、前記半導体テップ１が
搭載されたダイス付け部位１０の周囲と、前記インナー
リード６の内側にリング状に金Ｆｒ４祖膜８を施すよう
に構成する。
本発明は、ＩＣチップを搭載する、セラミックパッケー
ジに関する。近年、半導体装置の、低価格化の要求に伴
い、製造コストを下げることが必要である。
ジに関する。近年、半導体装置の、低価格化の要求に伴
い、製造コストを下げることが必要である。
ＷＩ４図のように、従来の半導体装置（以下ＩＣ）にお
いては、ＩＣテップ１は、金／シリコン（Ａｕ／Ｓｉ
）共晶体、金／錫（Ａｕ／Ｓｎ）共晶体、鉛／錫（Ｐｂ
／Ｓｎ）共晶体といった、ダイス付け材料１４を溶融し
て、ダイアタッチ３に、固着していた。
いては、ＩＣテップ１は、金／シリコン（Ａｕ／Ｓｉ
）共晶体、金／錫（Ａｕ／Ｓｎ）共晶体、鉛／錫（Ｐｂ
／Ｓｎ）共晶体といった、ダイス付け材料１４を溶融し
て、ダイアタッチ３に、固着していた。
前記ダイス付け材料１４を溶融して、ダイアタッチ３に
取りつけるため、ダイス付け材料１４と、ダイアタッチ
３との接合性を良くする必要がろる。
取りつけるため、ダイス付け材料１４と、ダイアタッチ
３との接合性を良くする必要がろる。
そのために、Ａｕメツキや、ニッケル（Ｎｉ）メツキと
いった金属被膜１８’（ｉ−１下地として、セラミ、り
のダイアタッチの上に施していた。
いった金属被膜１８’（ｉ−１下地として、セラミ、り
のダイアタッチの上に施していた。
ところが、最近ダイス付け材料として、銀（Ａｇ）ペー
ストが、開発された。このＡｇペーストは、前記各共晶
体に比べ、ヤング率が低いため、前記各共晶体より弾性
に優れ、ＩＣチップ１に加わる応力を、緩和する効果が
太きい。このため、ＩＣテップの微細なパターンの断線
を防止できる等、ＩＣの信頼性を向上させることができ
る。
ストが、開発された。このＡｇペーストは、前記各共晶
体に比べ、ヤング率が低いため、前記各共晶体より弾性
に優れ、ＩＣチップ１に加わる応力を、緩和する効果が
太きい。このため、ＩＣテップの微細なパターンの断線
を防止できる等、ＩＣの信頼性を向上させることができ
る。
さらに優れた点は、このＡｇペーストｉ、ＩＣチップ１
を、ダイアタッチ３に取りつけるのに、溶融を必要とし
ない。従って、第５図のように、ＩＣチップの背面７と
ダイアタッチ３との間に、電気的導通が必要ない場合（
例えば、ＣＭＯ３ＷＩＣ）は％第４図の従来例と違い、
ダイス付け材料が、溶融を必要としないので、ダイアタ
ッチ３にＮｉメツキやＡｕメツキといった、下地にする
金属被ＷＸを、施す心安がなくなった。従って、このよ
うな高価な金属のメツキの削除が可能となった。
を、ダイアタッチ３に取りつけるのに、溶融を必要とし
ない。従って、第５図のように、ＩＣチップの背面７と
ダイアタッチ３との間に、電気的導通が必要ない場合（
例えば、ＣＭＯ３ＷＩＣ）は％第４図の従来例と違い、
ダイス付け材料が、溶融を必要としないので、ダイアタ
ッチ３にＮｉメツキやＡｕメツキといった、下地にする
金属被ＷＸを、施す心安がなくなった。従って、このよ
うな高価な金属のメツキの削除が可能となった。
ところが、第５図のように、ダイアタッチ３に、金属被
膜を施さないで、セラミックパッケージ２のセラミック
が、酋出したダイアタッチ３では、次のような、課題を
生じていた。
膜を施さないで、セラミックパッケージ２のセラミック
が、酋出したダイアタッチ３では、次のような、課題を
生じていた。
第５図のように、金属被膜を施さない、表面がセラミッ
クのままのダイアタッチ３に、ＩＣテップ１を取り付け
るのには、ますＡｇペースト４を、直接セラミックのダ
イアタッチ３の上に取り付ける。次に、ＩＣチップ１１
に固着させるために、Ａｇペースト４を乾燥させる。
クのままのダイアタッチ３に、ＩＣテップ１を取り付け
るのには、ますＡｇペースト４を、直接セラミックのダ
イアタッチ３の上に取り付ける。次に、ＩＣチップ１１
に固着させるために、Ａｇペースト４を乾燥させる。
この時、Ａｇペースト中の樹脂成分１１は、粒子にはと
んど隙間のない、金属の表面よりも、粒子の隙間が太き
い、セラミックの表面を広がりやすく、毛細管現象等に
より、セラミックの絶縁部９を這い上がり、インナーリ
ード６ＧＣまで達する。
んど隙間のない、金属の表面よりも、粒子の隙間が太き
い、セラミックの表面を広がりやすく、毛細管現象等に
より、セラミックの絶縁部９を這い上がり、インナーリ
ード６ＧＣまで達する。
インナーリード６は、後にワイヤボンディングされるの
だが、この場合は、インナーリード６と、ワイヤ５との
間に、前記樹脂成分１１が、入り込むことになってしま
う。このように、ワ・イヤ５と、インナーリード６との
間１τ、不純物があると、ワイヤボンディングする時に
、ワイヤ５と、インナーリード６との間の表面で、起こ
るはずの金属反応が起こらなくなり、ワイヤボンディン
グが、できなくなる。
だが、この場合は、インナーリード６と、ワイヤ５との
間に、前記樹脂成分１１が、入り込むことになってしま
う。このように、ワ・イヤ５と、インナーリード６との
間１τ、不純物があると、ワイヤボンディングする時に
、ワイヤ５と、インナーリード６との間の表面で、起こ
るはずの金属反応が起こらなくなり、ワイヤボンディン
グが、できなくなる。
従って、ダイス付け材料として、Ａｇペーストを、使用
する場合においても、この樹脂成分の広がｖを防ぐため
、ダイアタッチ部分のＮｉ＋Ａｕといりた、高価な金属
被膜の削除は、出来ないといった課題を生じていた。
する場合においても、この樹脂成分の広がｖを防ぐため
、ダイアタッチ部分のＮｉ＋Ａｕといりた、高価な金属
被膜の削除は、出来ないといった課題を生じていた。
本発明は、インナーリードへの、Ａｇペースト中の樹脂
成分の広がりを防ぎながら・ダイアタッチ部分の、高価
な金属被ｍ全大部分削除して、セラミックパッケージの
、コストを下げることを目的とする。
成分の広がりを防ぎながら・ダイアタッチ部分の、高価
な金属被ｍ全大部分削除して、セラミックパッケージの
、コストを下げることを目的とする。
第１図は、本発明の詳細な説明する図である。
ダイアタッチ３上に、直接Ａｇペースト４で取り付けら
れたＩＣテップ１のダイス付け部位１０の周囲であって
、インナーリード６の内側にリング状に 金属被膜８ｔ
−施すものでろる。
れたＩＣテップ１のダイス付け部位１０の周囲であって
、インナーリード６の内側にリング状に 金属被膜８ｔ
−施すものでろる。
本発明では、第１図のように、インナーリード６と、ダ
イス付け部位１００間にのみ、金属被膜８を部分的にリ
ング状に施すことにより、この金属被膜８が、堤防の役
割を果たし、Ａｇペースト４の乾燥時に、入ｇペースト
４から出る、樹脂成分の広がｖｔ−１防ぐことができる
。
イス付け部位１００間にのみ、金属被膜８を部分的にリ
ング状に施すことにより、この金属被膜８が、堤防の役
割を果たし、Ａｇペースト４の乾燥時に、入ｇペースト
４から出る、樹脂成分の広がｖｔ−１防ぐことができる
。
従って、ダイアタッチ３の部分の、高価な金属被膜の大
部分が削除でき、セラミックパッケージ、ひいてｕ、Ｉ
Ｃ本体のコストヲ下げるのに、大きく貢献する。
部分が削除でき、セラミックパッケージ、ひいてｕ、Ｉ
Ｃ本体のコストヲ下げるのに、大きく貢献する。
〔実施例１〕
以下、図面に従って、本発明の詳細な説明する。
第１図はＩＣの断面を示している図である。第１図に示
すように、金属被膜８は、インナー＋７−ド６と、ダイ
アタッチ３の間のセラεツクの絶縁部９に、部分的に形
成したものである。この金属被膜８は上から見ると、リ
ング状になっている。
すように、金属被膜８は、インナー＋７−ド６と、ダイ
アタッチ３の間のセラεツクの絶縁部９に、部分的に形
成したものである。この金属被膜８は上から見ると、リ
ング状になっている。
この金属被膜８は、ダイアタッチ３から、最大でも、Ｗ
Ａ縁部９０半分程度の高さまで形成すれは、十分な効果
が得られる。
Ａ縁部９０半分程度の高さまで形成すれは、十分な効果
が得られる。
このように、目的とする場所に、選択的に金属被膜を施
さなくてはならない。そのための方法は、まず金属被膜
を施す場所に、タングステン（Ｗ）や、モリブテン（鳩
）といった、焼結されたメタライズ層を１セラミツクパ
ツケージの、セラミックの上に形成する。これは、従来
周知のスクリーン印刷で、自由に描くことができる。そ
して、このメタライズ層の上Ｖこ、Ｎｉ−？Ａｕｔ−メ
ツキするか、もしくは蒸着して、これらの金属膜を形成
すれば、目的とする場所に、選択的に、金属被膜を形成
することができる。例えば、Ｎｉｔメツキして金属被膜
とする場合、前記メタライズ層の上に、ニッケルを無′
紅解メツキし、さらに二層目として、二、ケル全１！解
メツキして、Ｎｉの金属被膜とする。
さなくてはならない。そのための方法は、まず金属被膜
を施す場所に、タングステン（Ｗ）や、モリブテン（鳩
）といった、焼結されたメタライズ層を１セラミツクパ
ツケージの、セラミックの上に形成する。これは、従来
周知のスクリーン印刷で、自由に描くことができる。そ
して、このメタライズ層の上Ｖこ、Ｎｉ−？Ａｕｔ−メ
ツキするか、もしくは蒸着して、これらの金属膜を形成
すれば、目的とする場所に、選択的に、金属被膜を形成
することができる。例えば、Ｎｉｔメツキして金属被膜
とする場合、前記メタライズ層の上に、ニッケルを無′
紅解メツキし、さらに二層目として、二、ケル全１！解
メツキして、Ｎｉの金属被膜とする。
以上のように、金属被膜８を形成した後、夕°イアメツ
テ３の上にＡｇペースト４を付ける。λｇペース）４ｔ
ｕ、Ａｇと、ポリイミドやエポキシといった樹脂と、こ
れらを薄めるための希釈剤からで亀ている。次に、ダイ
アタッチ３の上に付けた、Ａｇペースト４の上Ｖ乙ＩＣ
チッグ１を付けて、１５０℃で１時間程度、Ａｇペース
ト４を乾燥させる。そうすると、Ａｇペースト４は固−
まり、ダイアタップ３とＩＣチップ１は、完全に固着さ
れる。
テ３の上にＡｇペースト４を付ける。λｇペース）４ｔ
ｕ、Ａｇと、ポリイミドやエポキシといった樹脂と、こ
れらを薄めるための希釈剤からで亀ている。次に、ダイ
アタッチ３の上に付けた、Ａｇペースト４の上Ｖ乙ＩＣ
チッグ１を付けて、１５０℃で１時間程度、Ａｇペース
ト４を乾燥させる。そうすると、Ａｇペースト４は固−
まり、ダイアタップ３とＩＣチップ１は、完全に固着さ
れる。
金属被膜８が堤防の役割を果たし、Ａｇペースト４中の
樹脂成分に、インナーリード６まで達しない。よって、
この後ＩＣチップ１と、インナーリード６とを、ワイヤ
５でワイヤボンブイノブすればよい。インナーリード６
は、セラミックパッケージ２を貫いて、リードピン１３
に接続する。その後、キャップ１２をセラミックパッケ
ージ２の上に接着し、ＩＣの内部を密封する。
樹脂成分に、インナーリード６まで達しない。よって、
この後ＩＣチップ１と、インナーリード６とを、ワイヤ
５でワイヤボンブイノブすればよい。インナーリード６
は、セラミックパッケージ２を貫いて、リードピン１３
に接続する。その後、キャップ１２をセラミックパッケ
ージ２の上に接着し、ＩＣの内部を密封する。
〔実施例２〕
第２図に示すように、金Ａ・Ｊ４被膜８は、ダイアタッ
チ３の外周に、形成したものである。この金属被膜８は
、はんのわずかの幅で、十分た効果が得られる。金属被
膜の形成方法や、その後の処理は、実施例１と同様でろ
る。なお、図面は説明に必要な部分だけ描いである。
チ３の外周に、形成したものである。この金属被膜８は
、はんのわずかの幅で、十分た効果が得られる。金属被
膜の形成方法や、その後の処理は、実施例１と同様でろ
る。なお、図面は説明に必要な部分だけ描いである。
〔実施例３〕
第３図に示すように、この場合金属被膜８は、ＩＣチ、
プの背面７とダイアタッチ３の電気的導通をとるために
、ＩＣチップ１の外周から、ダイアタッチ３の外周にか
けて、施しである。こうすれば、ダイアタッチ３の中央
部分に、余計な金属被膜を施す必要がない。金属被膜の
形成方法や、その後の処理は、実施例１と同様である。
プの背面７とダイアタッチ３の電気的導通をとるために
、ＩＣチップ１の外周から、ダイアタッチ３の外周にか
けて、施しである。こうすれば、ダイアタッチ３の中央
部分に、余計な金属被膜を施す必要がない。金属被膜の
形成方法や、その後の処理は、実施例１と同様である。
Ａお、図面は説明に必要な部分だけ描いておる。
以上本発明を実施例により説明したが、本発明はその趣
旨を逸脱しない範囲で、種々の変形が考えられるが、実
施例により本発明から、これらを排除するものではない
。
旨を逸脱しない範囲で、種々の変形が考えられるが、実
施例により本発明から、これらを排除するものではない
。
以上説明したように、ＩＣチップの背面７と、ダイアタ
ップ３との間に、電気的導通が必要ない場合、本発明に
よれば、ダイアタッチ部分の、高価な金属被膜の大部分
は、削除できる効果を奏する。
ップ３との間に、電気的導通が必要ない場合、本発明に
よれば、ダイアタッチ部分の、高価な金属被膜の大部分
は、削除できる効果を奏する。
これによ５、ＩＣの全メタライズにおいて、２〇−もの
コストが削減でき、ＩＣ製造の低コスト化に、寄与する
ところが太きい。
コストが削減でき、ＩＣ製造の低コスト化に、寄与する
ところが太きい。
ｆ５１図は、本発明の詳細な説明する図であり、ｇ２図
、第３■は、本発明の詳細な説明図で６す、 第４図、第５因は、従来例でおる。 １・・・・・・半導体チップ（ＩＣチップ］２・・・・
・・セラミックパッケージ ３・・・・・・ダイアタッチ ４ ・・・・ｆｉ（Ａｇ）ペースト ５・・・・・・ワイヤ ６・・・・・・インナーリード ７・・・・・ＩＣチップの背面 ８と１８・・・・・・金属被膜 ９・・・・・・絶ｉｔ部 １０・・・・・・ダイス付け部位 １１・・・・・・Ａｇペースト中の樹脂成分１２・・・
・・・キャップ １３・・・・・ １４・・・ リードピン ダイス付け材料 本発明あ塙準（説明Ｔる図 宴、１ 犯 木登日月の実≧栖ヒ〕馴１ｕｌ１月巳 寥３目 ご 本柊明の笑止Ａ用゛駁−朗目 ％ ２ 目 孝）ミ 水 イｉ１ 寥 ４ 目
、第３■は、本発明の詳細な説明図で６す、 第４図、第５因は、従来例でおる。 １・・・・・・半導体チップ（ＩＣチップ］２・・・・
・・セラミックパッケージ ３・・・・・・ダイアタッチ ４ ・・・・ｆｉ（Ａｇ）ペースト ５・・・・・・ワイヤ ６・・・・・・インナーリード ７・・・・・ＩＣチップの背面 ８と１８・・・・・・金属被膜 ９・・・・・・絶ｉｔ部 １０・・・・・・ダイス付け部位 １１・・・・・・Ａｇペースト中の樹脂成分１２・・・
・・・キャップ １３・・・・・ １４・・・ リードピン ダイス付け材料 本発明あ塙準（説明Ｔる図 宴、１ 犯 木登日月の実≧栖ヒ〕馴１ｕｌ１月巳 寥３目 ご 本柊明の笑止Ａ用゛駁−朗目 ％ ２ 目 孝）ミ 水 イｉ１ 寥 ４ 目
Claims (1)
- 【特許請求の範囲】 セラミックパッケージ（２）と、 該セラミックパッケージ（２）のチップ（１）が搭載さ
れるダイアタッチ（３）上に、銀ペースト（４）を介し
て直接取りつけられた半導体チップ（１）と、 該セラミックパッケージ（２）の表面に設けられ、前記
半導体チップ（１）と導電体を介して接続されるインナ
ーリード（６）とを有する半導体装置において、 前記半導体チップ（１）が搭載されたダイス付け部位（
１０）の周囲であって、前記インナーリード（６）の内
側にリング状に金属被膜（８）を施すことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158666A JP2530002B2 (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158666A JP2530002B2 (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH027534A true JPH027534A (ja) | 1990-01-11 |
| JP2530002B2 JP2530002B2 (ja) | 1996-09-04 |
Family
ID=15676699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158666A Expired - Fee Related JP2530002B2 (ja) | 1988-06-27 | 1988-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2530002B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525735U (ja) * | 1991-09-09 | 1993-04-02 | 株式会社村田製作所 | 混成集積回路装置 |
| JP2014029974A (ja) * | 2012-06-26 | 2014-02-13 | Kyocera Corp | 電子部品収納用パッケージ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455268U (ja) * | 1977-09-27 | 1979-04-17 | ||
| JPS61104629A (ja) * | 1984-10-29 | 1986-05-22 | Fujitsu Ltd | 半導体装置 |
| JPS63155733A (ja) * | 1986-12-19 | 1988-06-28 | Fujitsu General Ltd | 半導体チツプの装填方法 |
-
1988
- 1988-06-27 JP JP63158666A patent/JP2530002B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455268U (ja) * | 1977-09-27 | 1979-04-17 | ||
| JPS61104629A (ja) * | 1984-10-29 | 1986-05-22 | Fujitsu Ltd | 半導体装置 |
| JPS63155733A (ja) * | 1986-12-19 | 1988-06-28 | Fujitsu General Ltd | 半導体チツプの装填方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525735U (ja) * | 1991-09-09 | 1993-04-02 | 株式会社村田製作所 | 混成集積回路装置 |
| JP2014029974A (ja) * | 2012-06-26 | 2014-02-13 | Kyocera Corp | 電子部品収納用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2530002B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872404A (en) | Interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US5186381A (en) | Semiconductor chip bonding process | |
| US4661375A (en) | Method for increasing the height of solder bumps | |
| US7656048B2 (en) | Encapsulated chip scale package having flip-chip on lead frame structure | |
| JP2005520339A (ja) | ウエハレベルのコーティングされた銅スタッドバンプ | |
| JP2002170841A (ja) | ウェハーレベルチップスケールパッケージの製造方法 | |
| US5076485A (en) | Bonding electrical leads to pads with particles | |
| US5308797A (en) | Leads for semiconductor chip assembly and method | |
| US20020095784A1 (en) | Bumping process for chip scale packaging | |
| US4995551A (en) | Bonding electrical leads to pads on electrical components | |
| TWI223425B (en) | Method for mounting passive component on wafer | |
| JPH027534A (ja) | 半導体装置 | |
| JP2003068738A (ja) | 半導体装置及びその製造方法及び半導体チップ及びその実装方法 | |
| JPS62281435A (ja) | 半導体装置 | |
| US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
| US7732253B1 (en) | Flip-chip assembly with improved interconnect | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| JP2771086B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0562977A (ja) | 集積回路装置用バンプ電極 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JP7580282B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |