JP2530002B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2530002B2
JP2530002B2 JP63158666A JP15866688A JP2530002B2 JP 2530002 B2 JP2530002 B2 JP 2530002B2 JP 63158666 A JP63158666 A JP 63158666A JP 15866688 A JP15866688 A JP 15866688A JP 2530002 B2 JP2530002 B2 JP 2530002B2
Authority
JP
Japan
Prior art keywords
chip
metal coating
die attach
paste
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63158666A
Other languages
English (en)
Other versions
JPH027534A (ja
Inventor
勇人 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63158666A priority Critical patent/JP2530002B2/ja
Publication of JPH027534A publication Critical patent/JPH027534A/ja
Application granted granted Critical
Publication of JP2530002B2 publication Critical patent/JP2530002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体チップ（以下ICチップ）を搭載する、セラミッ
クパッケージに関し、 インナーリードへの、銀（Ag）ペースト中の樹脂成分
の、広がりを防ぎながら、ダイアタッチ部分の、高価な
金属被膜を大部分削除して、セラミックパッケージの、
コストを下げることを課題とし、 セラミックパッケージ２と該セラミックパッケージ２
のチップ１が搭載されるダイアタッチ３上に、Agペース
ト４を介して直接取りつけられた半導体チップ１と、該
セラミックパッケージ２の表面に設けられ、前記半導体
チップ１と導電体を介して接続されるインナーリード６
とを有する半導体装置において、前記半導体チップ１が
搭載されたダイス付け部位10の周囲と、前記インナーリ
ード６の内側にリング状に金属被膜８を施すように構成
する。
〔産業上の利用分野〕 本発明は、ICチップを搭載する、セラミックパッケー
ジに関する。近年、半導体装置の、低価格化の要求に伴
い、製造コストを下げることが必要である。
〔従来の技術〕
第４図のように、従来の半導体装置（以下IC）におい
ては、ICチップ１は、金／シリコン（Au/Si）共晶体，
金／錫（Au/Sn）共晶体，鉛／錫（Pb/Sn）共晶体といっ
た、ダイス付け材料14を溶融して、ダイアタッチ３に、
固着していた。前記ダイス付け材料14を溶融して、ダイ
アタッチ３に取りつけるため、ダイス付け材料14と、ダ
イアタッチ３との接合性を良くする必要がある。そのた
めに、Auメッキや、ニッケル（Ni）メッキといった金属
被膜18を、下地として、セラミックのダイアタッチの上
に施していた。
ところが、最近ダイス付け材料として、銀（Ag）ペー
ストが、開発された。このAgペーストは、前記各共晶体
に比べ、ヤング率が低いため、前記各共晶体より弾性に
優れ、ICチップ１に加わる応力を、緩和する効果が大き
い。このため、ICチップの微細なパターンの断線を防止
できる等、ICの信頼性を向上させることができる。
さらに優れた点は、このAgペーストは、ICチップ１
を、ダイアタッチ３に取りつけるのに、溶融を必要とし
ない。従って、第５図のように、ICチップの背面７とダ
イアタッチ３との間に、電気的導通が必要ない場合（例
えば、CMOS型IC）は、第４図の従来例と違い、ダイス付
け材料が、溶融を必要としないので、ダイアタッチ３に
NiメッキやAuメッキといった、下地にする金属被膜を、
施す必要がなくなった。従って、このような高価な金属
のメッキの削除が可能となった。
〔発明が解決しようとする課題〕
ところが、第５図のように、ダイアタッチ３に、金属
被膜を施さないで、セラミックパッケージ２のセラミッ
クが、露出したダイアタッチ３では、次のような、課題
を生じていた。
第５図のように、金属被膜を施さない、表面がセラミ
ックのままのダイアタッチ３に、ICチップ１を取り付け
るのには、まずAgペースト４を、直接セラミックのダイ
アタッチ３の上に取り付ける。次に、ICチップ１を固着
させるために、Agペースト４を乾燥させる。
この時、Agペースト中の樹脂成分11は、粒子にほとん
ど隙間のない、金属の表面よりも、粒子の隙間が大き
い、セラミックの表面を広がりやすく、毛細管現象等に
より、セラミックの絶縁部９を這い上がり、インナーリ
ード６にまで達する。インナーリード６は、後にワイヤ
ボンディングされるのだが、この場合は、インナーリー
ド６と、ワイヤ５との間に、前記樹脂成分11が、入り込
むことになってしまう。このように、ワイヤ５と、イン
ナーリード６との間に、不純物があると、ワイヤボンデ
ィングする時に、ワイヤ５と、インナーリード６との間
の表面で、起こるはずの金属反応が起こらなくなり、ワ
イヤボンディングが、できなくなる。
従って、ダイス付け材料として、Agペーストを、使用
する場合においても、この樹脂成分の広がりを防ぐた
め、ダイアタッチ部分のNiやAuといった、高価な金属被
膜の削除は、出来ないといった課題を生じていた。
本発明は、インナーリードへの、Agペースト中の樹脂
成分の広がりを防ぎながら、ダイアタッチ部分の、高価
な金属被膜を大部分削除して、セラミックパッケージ
の、コストを下げることを目的とする。
〔課題を解決するための手段〕
第１図は、本発明の構成を説明する図である。
ダイアタッチ３上に、直接Agペースト４で取り付けら
れたICチップ１のダイス付け部位10の周囲であって、イ
ンナーリード６の内側にリング状に、金属被膜８を施す
ものである。
〔作用〕
本発明では、第１図のように、インナーリード６と、
ダイス付け部位10の間にのみ、金属被膜８を部分的にリ
ング状に施すことにより、この金属被膜８が、堤防の役
割を果たし、Agペースト４の乾燥時に、Agペースト４か
ら出る、樹脂成分の広がりを、防ぐことができる。
従って、ダイアタッチ３の部分の、高価な金属被膜の
大部分が削除でき、セラミックパッケージ、ひいては、
IC本体のコストを下げるのに、大きく貢献する。
〔実施例１〕 以下、図面に従って、本発明の実施例を説明する。
第１図はICの断面を示している図である。第１図に示
すように、金属被膜８は、インナーリード６と、ダイア
タッチ３の間のセラミックの絶縁部９に、部分的に形成
したものである。この金属被膜８は上から見ると、リン
グ状になっている。この金属被膜８は、ダイアタッチ３
から、最大でも、絶縁部９の半分程度の高さまで形成す
れば、十分な効果が得られる。
このように、目的とする場所に、選択的に金属被膜を
施さなくてはならない。そのための方法は、まず金属被
膜を施す場所に、タングステン（Ｗ）や、モリブデン
（Mo）といった、焼結されたメタライズ層を、セラミッ
クパッケージの、セラミックの上に形成する。これは、
従来周知のスクリーン印刷で、自由に描くことができ
る。そして、このメタライズ層の上に、NiやAuをメッキ
するか、もしくは蒸着して、これらの金属膜を形成すれ
ば、目的とする場所に、選択的に、金属被膜を形成する
ことができる。例えば、Niをメッキして金属被膜とする
場合、前記メタライズ層の上に、ニッケルを無電解メッ
キし、さらに二層目として、ニッケルを電解メッキし
て、Niの金属被膜とする。
以上のように、金属被膜８を形成した後、ダイアタッ
チ３の上にAgペースト４を付ける。Agペースト４は、Ag
と、ポリイミドやエポキシといった樹脂と、これらを薄
めるための希釈剤からできている。次に、ダイアタッチ
３の上に付けた、Agペースト４の上に、ICチップ１を付
けて、150℃で１時間程度、Agペースト４を乾燥させ
る。そうすると、Agペースト４は固まり、ダイアタッチ
３とICチップ１は、完全に固着される。金属被膜８が堤
防の役割を果たし、Agペースト４中の樹脂成分は、イン
ナーリード６まで達しない。よって、この後ICチップ１
と、インナーリード６とを、ワイヤ５でワイヤボンディ
ングすればよい。インナーリード６は、セラミックパッ
ケージ２を貫いて、リードピン13に接続する。その後、
キャップ12をセラミックパッケージ２の上に接着し、IC
の内部を密封する。
〔実施例２〕 第２図に示すように、金属被膜８は、ダイアタッチ３
の外周に、形成したものである。この金属被膜８は、ほ
んのわずかの幅で、十分な効果が得られる。金属被膜の
形成方法や、その後の処理は、実施例１と同様である。
なお、図面は説明に必要な部分だけ描いてある。
〔実施例３〕 第３図に示すように、この場合金属被膜８は、ICチッ
プの背面７とダイアタッチ３の電気的導通をとるため
に、ICチップ１の外周から、ダイアタッチ３の外周にか
けて、施してある。こうすれば、ダイアタッチ３の中央
部分に、余計な金属被膜を施す必要がない。金属被膜の
形成方法や、その後の処理は、実施例１と同様である。
なお、図面は説明に必要な部分だけ描いてある。
以上本発明を実施例により説明したが、本発明はその
趣旨を逸脱しない範囲で、種々の変形が考えられるが、
実施例により本発明から、これらを排除するものではな
い。
〔効果〕
以上説明したように、ICチップの背面７と、ダイアタ
ッチ３との間に、電気的導通が必要ない場合、本発明に
よれば、ダイアタッチ部分の、高価な金属被膜の大部分
は、削除できる効果を奏する。
これにより、ICの全メタライズにおいて、20％ものコ
ストが削減でき、IC製造の低コスト化に、寄与するとこ
ろが大きい。
【図面の簡単な説明】
第１図は、本発明の構成を説明する図であり、 第２図，第３図は、本発明の実施例の説明図であり、 第４図，第５図は、従来例である。 １……半導体チップ（ICチップ） ２……セラミックパッケージ ３……ダイアタッチ ４……銀（Ag）ペースト ５……ワイヤ ６……インナーリード ７……ICチップの背面 ８と18……金属被膜 ９……絶縁部 10……ダイス付け部位 11……Agペースト中の樹脂成分 12……キャップ 13……リードピン 14……ダイス付け材料

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】セラミックパッケージ（２）と、 該セラミックパッケージ（２）のチップ（１）が搭載さ
    れるダイアタッチ（３）上に、銀ペースト（４）を介し
    て直接取りつけられた半導体チップ（１）と、 該セラミックパッケージ（２）の表面に設けられ、前記
    半導体チップ（１）と導電体を介して接続されるインナ
    ーリード（６）とを有する半導体装置において、 前記半導体チップ（１）が搭載されたダイス付け部位
    （10）の周囲であって、前記インナーリード（６）の内
    側にリング状に金属被膜（８）を施すことを特徴とする
    半導体装置。
JP63158666A 1988-06-27 1988-06-27 半導体装置 Expired - Fee Related JP2530002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63158666A JP2530002B2 (ja) 1988-06-27 1988-06-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63158666A JP2530002B2 (ja) 1988-06-27 1988-06-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH027534A JPH027534A (ja) 1990-01-11
JP2530002B2 true JP2530002B2 (ja) 1996-09-04

Family

ID=15676699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63158666A Expired - Fee Related JP2530002B2 (ja) 1988-06-27 1988-06-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2530002B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525735U (ja) * 1991-09-09 1993-04-02 株式会社村田製作所 混成集積回路装置
JP5894047B2 (ja) * 2012-06-26 2016-03-23 京セラ株式会社 電子部品収納用パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455268U (ja) * 1977-09-27 1979-04-17
JPS61104629A (ja) * 1984-10-29 1986-05-22 Fujitsu Ltd 半導体装置
JPS63155733A (ja) * 1986-12-19 1988-06-28 Fujitsu General Ltd 半導体チツプの装填方法

Also Published As

Publication number Publication date
JPH027534A (ja) 1990-01-11

Similar Documents

Publication Publication Date Title
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
US5557842A (en) Method of manufacturing a semiconductor leadframe structure
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
JP3255646B2 (ja) 樹脂封止型半導体装置の製造方法
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
US7872336B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US5561320A (en) Silver spot/palladium plate lead frame finish
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
US5308797A (en) Leads for semiconductor chip assembly and method
KR100804341B1 (ko) 반도체장치 및 그 제조방법
JP2530002B2 (ja) 半導体装置
US5935719A (en) Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
JPS6236394B2 (ja)
JP3445930B2 (ja) 樹脂封止型半導体装置
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JPH0345542B2 (ja)
JP3148604B2 (ja) 半導体装置
JPH07335682A (ja) 半導体装置及びその製造方法
JPS6083356A (ja) 半導体装置
KR940008317B1 (ko) 반도체 칩 접속방법
JPH11162998A (ja) 半導体装置およびその製造方法
JPH0562977A (ja) 集積回路装置用バンプ電極
JPH0758753B2 (ja) リードフレーム
JPH09275176A (ja) 樹脂封止型半導体装置
JPH05226560A (ja) 半導体装置用リードフレームの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees