JPH027596A - 膜素子を内層した配線基板 - Google Patents

膜素子を内層した配線基板

Info

Publication number
JPH027596A
JPH027596A JP63156932A JP15693288A JPH027596A JP H027596 A JPH027596 A JP H027596A JP 63156932 A JP63156932 A JP 63156932A JP 15693288 A JP15693288 A JP 15693288A JP H027596 A JPH027596 A JP H027596A
Authority
JP
Japan
Prior art keywords
thick film
wiring board
printed
layer
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63156932A
Other languages
English (en)
Other versions
JP2699980B2 (ja
Inventor
Norio Yabe
谷邉 範夫
Shingoro Fukuoka
新五郎 福岡
Tatsu Maeda
龍 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Fujitsu Ltd
Original Assignee
Furukawa Electric Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Fujitsu Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP63156932A priority Critical patent/JP2699980B2/ja
Publication of JPH027596A publication Critical patent/JPH027596A/ja
Application granted granted Critical
Publication of JP2699980B2 publication Critical patent/JP2699980B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 抵抗、コンデンサ等の膜素子を内装した配線基板に関し
、 印刷・焼成を主工程として厚膜回路を内層した配線基板
を形成する場合に、特に、印刷・焼成等の工程中に膜抵
抗素子が酸化、還元等による損傷を受けないようにする
ことを目的とし、 金属基材にホーロー層を形成し、該ホーロー層上に無機
質厚膜導体パターン及び該パターンに接続する所望の厚
膜回路素子を印刷・焼成してなる配線基板上に、絶縁樹
脂層を形成すると共に該絶縁樹脂層を介してビアホール
等で所望により前記導体パターンと該絶縁樹脂層の上に
形成した表面層配線パターンとを接続したことを特徴と
する、膜素子を内層した配線基板を構成する。
〔産業上の利用分野〕
本発明は電子回路の配線基板に関し、特に抵抗、コンデ
ンサ等の膜素子を内層した配線基板に関する。
抵抗、コンデンサ等の膜素子を配線基板の内部に形成し
て、配線基板を多層化する場合に、印刷・焼成等の工程
で膜素子が損傷を受けず、かつ低、コストで実現でき、
用途に応じて融通性のある配線基板が要望される。
〔従来の技術〕
従来、配線基板内に個別部品である膜素子(抵抗、コン
デンサ等)を構成する場合に、信頼度が高く、産業用、
民生用として広く採用されている方法として、第5図に
示すように、セラミック基板、ホーロー基板等の無a質
の絶縁基板11上に銅(Cu) 、銀パラジウム(Ag
−Pd)、銀プラチナ(Ag−PL)の粉末とガラス質
粉末等よりなる導体ペーストを印刷・焼成し、無機成分
の焼結又は溶融により厚膜導体パターン12を形成し、
この厚膜導体パターン12の所望の位置に酸化ルテニウ
ム(Rust)粉末とガラス質粉末等よりなる抵抗ペー
ス)13を焼成して無機質の膜抵抗素子を形成し、レー
ザー照射等のトリミングによりこの抵抗ペースト(膜抵
抗素子)13の抵抗値の調整を行うものである。
また、この配線基板の多層化にあたっては、第6図に示
すように、導体ペースト12と絶縁体ペースト14を交
互に印刷・焼成し、接続ビア15を設けることにより導
体パターン12と表面層配線パターン16とが接続され
、多層配線が行われる。しかしながら、膜抵抗素子13
上に回路パターン16を設けて膜抵抗素子13を配線基
板の内層に形成することは絶縁体ペース1−14、接続
ビア15、表面層配線パターンを構成する無機質ペース
トの焼成は膜抵抗素子13と同程度温度の焼成温度であ
る為に膜抵抗素子13が酸化或いは還元により変質しな
いよう焼成工程上の考慮が必要で、また抵抗トリミング
上も困難である。
また、膜抵抗素子として、産業用としては信頼度上不十
分とされている、炭素粉末を樹脂成分の加熱・硬化によ
り成膜するポリマー厚膜抵抗ペーストは、配線導体であ
る炭素粉末が絶縁体と共にポリマーの加熱重合により形
成されたものであるため、後工程での加熱条件及び膜抵
抗素子はサンドプラス、レーザー等のトリミングによっ
て抵抗値の調整を行う必要があり、抵抗膜素子の配線基
板内層化は困難である。
また、後工程で焼成加熱条件が厳しくない方法とし感光
性ポリマーを無機質配線基板上に塗布し、無機質配線基
板の絶縁層とし、この感光性ポリマーにホトエツチング
法でビア接続用の穴を設け、その上に無電解メツキ積み
上げ法或いはホトエツチング法等により所望の配線パタ
ーンを形成する方法が、特に、デジタル高速信号の回路
において、絶縁層の低誘電率化の目的で発案されている
。しかし、この方法は感光性ポリマー、ホトレジスト、
導体のエツチング、塗布或いはメツキの繰り返し工程で
あり、メタライズ、ホトエツチングを主工程とする薄膜
ハイブリッド基板と、印刷・焼成を主工程とする厚膜ハ
イブリッド基板とのコスト比較で公知のように感光性ポ
リマーを用いる方法は、工程が複雑でコスト高となる。
また、主としてアルミナ等のセラミックからなる無機質
配線基板は、硬脆材料である為、曲げ、衝撃に弱く、大
型の基板は得にくい。更に配線基板の付加価値向上の為
、基板を折り曲げて筐体としての構造的用途を持たせた
い等、配線基板の多機能化かつ低コスト化の要求が、特
に携帯用電子機器に多くなる状況がある。
〔発明が解決しようとする課題〕
従って、本発明の第1の課題は、印刷・焼成を主工程と
してW−膜回路を内層した配線基板を形成する場合に、
特に、印刷・焼成等の工程中に膜抵抗素子が酸化、還元
等による損傷を受けないようにした配線基板を提供する
ことである。
本発明の第2の課題は、上記に加え、更に配線基板を例
えば筐体等の構造物の一部として使用可能なように融通
性のある配線基板を提供することである。
〔課題を解決するための手段〕
第1の課題を解決する手段として、本発明によれば、金
属基材にホーロー層を形成し、該ホーロー層上に無機質
厚膜導体パターン及び該パターンに接続する所望の厚膜
回路素子を印刷・焼成してなる配線基板上に、絶縁樹脂
層を形成すると共に該絶縁樹脂層を介してビアホール等
で所望により前記導体パターンと該絶縁樹脂層の上に形
成した表面層配線パターンとを接続したことを特徴とす
る、膜素子を内層した配線基板が提供される。
また、第2の課題を解決する手段として、金属基材にホ
ーロー層を区分し互いに間隔をあけて印刷・焼成し、ホ
ーロー層上に無a質厚膜回路を形成し、区分された各ホ
ーロー層上の前記厚膜回路を覆うように絶縁樹脂層を形
成し、絶縁樹脂層に形成した配線パターンにより、区分
された各ホーロー層上の前記厚膜回路間を相互に接続し
たことを特徴とする、膜素子を内層した配線基板が提供
される。
〔作°用〕
本発明の第1の手段によれば、無機質の焼結成いは溶融
により形成される厚膜回路構成と、樹脂の重合・硬化に
より形成されるポリマー厚膜回路構成は、焼成あるいは
重合時の加熱温度あるいは厚膜回路の耐熱性が大きく隔
たり、無機質の厚膜回路形成後、その上にポリマー厚膜
回路を形成してもその重合温度により無aljt厚膜回
路、なかんず(膜抵抗素子が酸化、還元による損傷を受
けことはない、従って、印刷・焼成を主工程とした、低
コストで製造可能な、配線基板の内層に回路素子を埋設
した多層配線基板を提供することができる。
また、本発明の第2の手段によれば、ホーロー層を避け
た部分、即ち複数のホーロー層の間隔部分で配線基板を
折り曲げることにより、構造的要素を持たせ筐体の一部
等としての使用が可能となる。
〔実施例〕
以下、添付図面を参照して本発明の実施例を詳細に説明
する。
第1図は本発明の配線基板の第1実施例であり、鉄又は
アルミニウム等の金属基材1上にガラス質のホーローN
2を所望により印刷・焼成したホーロー層基板に大型集
積回路(LSI) 9及びチップ部品10を搭載・実装
した配線基板の実施例である。
第2図は本発明の配線基板の第2実施例であり、金属基
材1上に相互に間隔をあけて区分してガラス質のホーロ
ー層2.2′を形成し、これらのホーロー層2.2′間
をポリマー樹脂層からなる配線パターン7で接続すると
共に、上記ホーロー層2.2′間で折り曲げた配線基板
の実施例である。
第3図は金属基材1の両面に配線回路を構成し、スルー
ホール31にて相互に接続した実施例である。
第4図は第1図の実施例にかかる配線基板の製造工程を
示す、第4図において、1は金属基材、例えば板厚が1
.2〜2宵lの低炭素鋼で、この基材1上の所望位置に
印刷によりガラス基材よりなるホーローペースト2 (
2’ )を印刷し、溶着させる(a)。その後、厚膜導
体ペースト、例えば銀パラジウム(Ag−Pd)とガラ
スフリントとを混合したペーストを塗布し、所望の厚膜
回路パターン或いは電極3を印刷・焼成する(b)。次
工程で厚膜回路パターン3に接続する所望の位置に厚膜
抵抗ペースト(例えばRu5t)を印刷・焼成し、圧膜
抵抗素子4を形成する(c)。次工程で、厚膜回路パタ
ーン3の多層接続を行う為のビアホール5をrJ−膜回
路パターン3上に印刷・焼成する(d)。
次工程で厚膜抵抗素子4をレーザ等でトリミングし、所
望の抵抗値に調整する。次工程で絶縁樹脂材料6を配線
基板全面に印刷・重合しくe)、更に次工程でポリマー
導体ペーストを印刷・重合し、所望の回路パターン7を
成形し、更にその上の所望の位置にハンダレジストペー
スト8を印刷・重合する(f)。回路パターン7を形成
する際は、この回路パターン7がビアホール5を介して
内層の厚膜回路パターン3に接続させる。
なお、ホーローペースト2、厚膜導体(回路パターン)
3、厚膜抵抗ペースト(抵抗素子)4の焼成温度は、素
材により大きく異なるが約500〜1000℃の範囲で
ある。一方、ポリマー材料(絶縁樹脂材料6、回路パタ
ーン7)の重合温度は約150〜250℃の範囲であり
、厚膜抵抗素子4が配線基板に内層化されても、多層化
工程、即ちポリマー材料の重合の工程で充分基えうる程
度の低い温度範囲である。
また、第1図において、多層化した配線基板の表面回路
パターン7に接続するように大型集積回路(LSI) 
9やチップ部品10をハンダペースト上に載せリフロー
ハンダ付けすることにより、固定・実装される。また、
もう一方のホーロー層2゛上にも前記と同様に、厚膜導
体(回路パターン)3、厚膜抵抗ペースト(抵抗素子)
4が印刷・焼成され、かつポリマー材料(絶縁樹脂材料
6、回路パターン7)が重合される。ホーロー層2.2
”間の領域は、絶縁樹脂材料6、回路パターン7、及び
所望によりハンダレジストペースト8が延びており、一
方のホーローN2上の膜素子4と他方のホーローN2゛
上の膜素子4とが表面層の回路パターン7を介して互い
に接続されている。
第2図に示した実施例は、前述のように、第1図に示し
た配線基板のホーローN2.2”間の領域21を折り曲
げたものである。このように、ホーロー基板では、厚膜
回路焼成後、基板を折り曲げることは困難であるが、ポ
リマー基板では可能であり、第2図の実施例が可能とな
る。なお、大型集積回路(LSI) 9やチップ部品l
O等に過度のストレスをかけることがなければ、これら
の部品の搭載の前後を問わず折り曲げ可能である。また
、ホーロー層2.2゛の大きさを所望に限定するなら基
材lの金属とガラス質のホーロー層2との膨張率差によ
り生ずる熱応力を許容範囲内に押さえることができる。
このことにより、基材金属lとしてアルミニウム等の軽
金属を用いることが可能となる。
第3図は、前述のように、金属基材1の両面に配線回路
を構成し、スルーホール31にて相互に接続した実施例
である。即ち、金属基材1の上面には、第1図の実施例
と同様の方法で多層化した回路を構成し、一方、金属基
材lの下面は、内層に抵抗素子等の厚膜素子を形成する
ことなく、絶縁樹脂材料6上に回路パターン7°を形成
し、大型集積回路(LSI) 9やチップ部品10等を
搭載したものである。上面のホーロー層2.2゛間の領
域には上下面を貫通するスルーホール31が形成され、
このスルーホール内の導体部分7”を介して上下の回路
パターン7.7”が互いに接続されている。
〔発明の効果〕
以上に説明したように、本発明によれば、配線基板の内
層に信頼度の勝れた無機質の膜抵抗素子を構成すること
ができ、高密度の部品実装、配線パターンが可能となる
また、ホーロー基板を用いた場合、基板折り曲げ部をポ
リマー質で構成することで、配線が接続されたホーロー
の折り曲げ基板が可能となる。ホーロー基板の基材に軽
量のアルミニウム等を用いることが可能である。
【図面の簡単な説明】
第1図は本発明の膜素子を内層した配線基板の第1実施
例の断面図、第2図は基板を折り曲げた本発明の配線基
板の第2実施例の断面図、第3図は基板の上下面をスル
ーホールで接続した本発明の配線基板の第3実施例の断
面図、第4図は第1図の実施例の配線基板の製造工程を
示す図、第5図及び第6図は従来の配線基板を説明する
ための断面図である。 1・・・金属基材、 2・・・ホーロー層、 3・・・回路パターン、 (厚膜導体ペースト) 4・・・厚膜抵抗素子、 5・・・ビアホール、 6・・・絶縁材料、 7・・・回路パターン、 (ポリマー専体ペースト) ・・・ハンダレジストパターン、 ・・・大型集積回路(LSI)、 O・・・チップ部品、 l・・・折り曲げ部、 l・・・スルーホール。

Claims (2)

    【特許請求の範囲】
  1. 1.金属基材(1)にホーロー層(2)を形成し、該ホ
    ーロー層上に無機質厚膜導体パターン(3)及び該パタ
    ーンに接続する所望の厚膜回路素子(4)を印刷・焼成
    してなる配線基板上に、絶縁樹脂層(6)を形成すると
    共に該絶縁樹脂層を介してビアホール(5)等で所望に
    より前記導体パターン(3)と該絶縁樹脂層の上に形成
    した表面層配線パターン(7)とを接続したことを特徴
    とする、膜素子を内層した配線基板。
  2. 2.金属基材(1)にホーロー層(2、2’)を区分し
    互いに間隔をあけて印刷・焼成し、ホーロー層上に無機
    質厚膜回路(3,4)を形成し、区分された各ホーロー
    層(2、2’)上の前記厚膜回路を覆うように絶縁樹脂
    層(6)を形成し、絶縁樹脂層に形成した配線パターン
    (7)により、区分された各ホーロー層上の前記厚膜回
    路(3,4)間を相互に接続したことを特徴とする、膜
    素子を内層した配線基板。
JP63156932A 1988-06-27 1988-06-27 膜素子を内層した配線基板 Expired - Lifetime JP2699980B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63156932A JP2699980B2 (ja) 1988-06-27 1988-06-27 膜素子を内層した配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63156932A JP2699980B2 (ja) 1988-06-27 1988-06-27 膜素子を内層した配線基板

Publications (2)

Publication Number Publication Date
JPH027596A true JPH027596A (ja) 1990-01-11
JP2699980B2 JP2699980B2 (ja) 1998-01-19

Family

ID=15638505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63156932A Expired - Lifetime JP2699980B2 (ja) 1988-06-27 1988-06-27 膜素子を内層した配線基板

Country Status (1)

Country Link
JP (1) JP2699980B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1493187A4 (en) * 2002-04-10 2008-03-19 Heatron Inc LIGHTING DEVICE AND METHOD
US7791120B2 (en) 2004-03-17 2010-09-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method thereof
CN109686721A (zh) * 2019-01-31 2019-04-26 中国电子科技集团公司第四十三研究所 一种低热阻的厚膜多层布线结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4628876B2 (ja) * 2005-06-07 2011-02-09 株式会社フジクラ 発光素子実装用ホーロー基板、発光素子モジュール、照明装置、表示装置及び交通信号機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156477U (ja) * 1979-04-27 1980-11-11
JPS5899855U (ja) * 1981-12-26 1983-07-07 株式会社フジクラ ほうろう基板
JPS5999787A (ja) * 1982-11-29 1984-06-08 富士通株式会社 厚膜配線基板
JPS601858A (ja) * 1983-06-17 1985-01-08 Sanyo Electric Co Ltd 多層混成集積回路
JPS61181187A (ja) * 1985-02-07 1986-08-13 株式会社三協精機製作所 厚膜回路の製造方法
JPS6292354A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd ハイブリツドic

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156477U (ja) * 1979-04-27 1980-11-11
JPS5899855U (ja) * 1981-12-26 1983-07-07 株式会社フジクラ ほうろう基板
JPS5999787A (ja) * 1982-11-29 1984-06-08 富士通株式会社 厚膜配線基板
JPS601858A (ja) * 1983-06-17 1985-01-08 Sanyo Electric Co Ltd 多層混成集積回路
JPS61181187A (ja) * 1985-02-07 1986-08-13 株式会社三協精機製作所 厚膜回路の製造方法
JPS6292354A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd ハイブリツドic

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1493187A4 (en) * 2002-04-10 2008-03-19 Heatron Inc LIGHTING DEVICE AND METHOD
US7791120B2 (en) 2004-03-17 2010-09-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method thereof
CN109686721A (zh) * 2019-01-31 2019-04-26 中国电子科技集团公司第四十三研究所 一种低热阻的厚膜多层布线结构及其制备方法

Also Published As

Publication number Publication date
JP2699980B2 (ja) 1998-01-19

Similar Documents

Publication Publication Date Title
JP4556422B2 (ja) 電子部品およびその製造方法
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
JPH04283987A (ja) 電子回路装置とその製造方法
JPS589597B2 (ja) デンシブヒントリツケヨウシジコウゾウタイ
JP2003188538A (ja) 多層基板、および多層モジュール
JP2699980B2 (ja) 膜素子を内層した配線基板
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP3092451B2 (ja) 角形薄膜チップ抵抗器およびその製造方法
JP4782354B2 (ja) チップ抵抗器及びその製造方法
JPH0744343B2 (ja) 抵抗内蔵型多層基板
JP2734404B2 (ja) セラミック配線基板およびその製造方法
JP2506281B2 (ja) 低温焼結多層基板
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JPS61147597A (ja) セラミック回路基板の製造方法
JP2562797Y2 (ja) 配線基板
KR100592998B1 (ko) 저온 동시소성 세라믹 모듈의 내장형 회로소자의 트리밍방법
JPH10125820A (ja) セラミックス回路基板及びその製造方法
JP2860212B2 (ja) 受動部品内蔵型多層回路基板及び受動部品調整方法
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPH0677665A (ja) 多層回路基板及びその製法
JPS582066Y2 (ja) 多層配線板
JPH06232528A (ja) 混成集積回路基板及びその製法
JPS58153394A (ja) 抵抗付セラミツク多層回路板の製造法
JPH01137696A (ja) 多層印刷配線基板の製造方法
JPS601858A (ja) 多層混成集積回路