JPH0275978A - 半導体のｃ−ｖ計測装置 - Google Patents
半導体のｃ−ｖ計測装置Info
- Publication number
- JPH0275978A JPH0275978A JP63229676A JP22967688A JPH0275978A JP H0275978 A JPH0275978 A JP H0275978A JP 63229676 A JP63229676 A JP 63229676A JP 22967688 A JP22967688 A JP 22967688A JP H0275978 A JPH0275978 A JP H0275978A
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- semiconductor
- measured
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、半導体装置、特にＭ Ｉ Ｓ （Ｍｅｔａｌ
Ｉｎｓｕｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）容
量を計測する半導体のＣ−Ｖ計測装置に関する。
Ｉｎｓｕｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）容
量を計測する半導体のＣ−Ｖ計測装置に関する。
Ｂ、従来の技術
半導体基板上に形成された酸化膜（誘電体膜）の厚さＴ
ｏｘ、荷動イオン密度Ｎｍや表面電荷密度Ｑｓｓ、ある
いは半導体基板表面のキャリア密度ｎや不純物濃度Ｎ
Ａ ＋ さらにはＭＩＳ構造のフラットバンド電圧Ｖｆ
ｂや閾値電圧Ｖｔｈなどのプロセスやデバイスのパラメ
ータは、ＭＩＳ容量を直流バイアス電圧の関数として計
測して抽出される。
ｏｘ、荷動イオン密度Ｎｍや表面電荷密度Ｑｓｓ、ある
いは半導体基板表面のキャリア密度ｎや不純物濃度Ｎ
Ａ ＋ さらにはＭＩＳ構造のフラットバンド電圧Ｖｆ
ｂや閾値電圧Ｖｔｈなどのプロセスやデバイスのパラメ
ータは、ＭＩＳ容量を直流バイアス電圧の関数として計
測して抽出される。
これはＣ−■計測方法として広く知られており。
ＬＳＩ製造分野においてプロセスやデバイスの評価法と
して不可欠、かつ多用されている第５図は、従来のＣ−
■計測方法によるＣ−■計測装置のブロック図である。
して不可欠、かつ多用されている第５図は、従来のＣ−
■計測方法によるＣ−■計測装置のブロック図である。
このＣ−■計測装置は、数１００１１ｚ〜数１０ＭＨｚ
の基準周波数でキャパシタが測定できる容量計１と、−
数１ｏ〜十数１０ｖの間の任意の電圧に°少なくとも０
．１ｖのステップで設定できる直流バイアス電源２とを
有する。３は被測定用のＭＯ８構造体（Ｍ Ｉ Ｓ容量
の一例）で、シリコン基板３ａと、その表面に形成した
シリコン酸化膜３ｂと、この酸化膜３ｂ上に形成したポ
リシリコンゲート電極３ｃとを備えている。容量計１の
一方の端子１ａはＭＯＳ構造体３のゲー１へ電極３Ｃに
接続され、他方の端子１ｂは直流バイアス電源２の一方
の出力端子２ａに接続されている。直流バイアス電源２
の他方の出力端子２ｂはＭＯＳ構造体３のシリコン基板
３ａに接続されている。
の基準周波数でキャパシタが測定できる容量計１と、−
数１ｏ〜十数１０ｖの間の任意の電圧に°少なくとも０
．１ｖのステップで設定できる直流バイアス電源２とを
有する。３は被測定用のＭＯ８構造体（Ｍ Ｉ Ｓ容量
の一例）で、シリコン基板３ａと、その表面に形成した
シリコン酸化膜３ｂと、この酸化膜３ｂ上に形成したポ
リシリコンゲート電極３ｃとを備えている。容量計１の
一方の端子１ａはＭＯＳ構造体３のゲー１へ電極３Ｃに
接続され、他方の端子１ｂは直流バイアス電源２の一方
の出力端子２ａに接続されている。直流バイアス電源２
の他方の出力端子２ｂはＭＯＳ構造体３のシリコン基板
３ａに接続されている。
中央処理装置（以下ＣＰＵという）４は、ＧＰ−Ｉ Ｂ
（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａ
ｃｅ Ｂｕｓ）等のインタフェースバス５を介して容量
計１および直流バイアス電源２と接続され、容量計１と
直流バイアス電源２を制御する。すなわち、直流バイア
ス電源２から正確なステップ電圧を出力させ、容量計１
に正確なタイミングでＭＯＳ構造体３のキャパシタを計
測させ、そのキャパシタ値を読み込み、そして一連の計
測が終了した後、各種パタメータの抽出を行なう。
（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａ
ｃｅ Ｂｕｓ）等のインタフェースバス５を介して容量
計１および直流バイアス電源２と接続され、容量計１と
直流バイアス電源２を制御する。すなわち、直流バイア
ス電源２から正確なステップ電圧を出力させ、容量計１
に正確なタイミングでＭＯＳ構造体３のキャパシタを計
測させ、そのキャパシタ値を読み込み、そして一連の計
測が終了した後、各種パタメータの抽出を行なう。
第６図は、上述のＣ−■計測装置によりＭＯＳ構造体３
のＣ−■特性を得る際の直流バイアス電圧Ｖとキャパシ
タＣを計測するタイミングをグラフに表わしたものであ
り、縦軸はゲート電圧Ｖ Ｇ ｒ横軸は実時間ｔである
。また、Ｘ印はキャパシタＣを計測する時期を示してい
る。
のＣ−■特性を得る際の直流バイアス電圧Ｖとキャパシ
タＣを計測するタイミングをグラフに表わしたものであ
り、縦軸はゲート電圧Ｖ Ｇ ｒ横軸は実時間ｔである
。また、Ｘ印はキャパシタＣを計測する時期を示してい
る。
ｃ −ｖ 測定にあたっては１ＭＯ３構造体３のゲート
電極３Ｃに直流バイアス電源２によって掃引開始電圧Ｖ
ａｓを印加してからＭＯＳ構造体３が定常状態に達する
のに十分な時間ｔｏ（以下、掃引開始待機時間という）
を経た後、ステップ電圧ΔＶｓで階段状に掃引する。キ
ャパシタＣの測定は、新しいステップ電圧が設定されて
から一層ステップ時間１Ｄが経過するのを待って行なわ
れる。このステップ時間１（、として、新しい電圧でＭ
ＯＳ構造体３が定常化するのに十分な時間が選ばれる。
電極３Ｃに直流バイアス電源２によって掃引開始電圧Ｖ
ａｓを印加してからＭＯＳ構造体３が定常状態に達する
のに十分な時間ｔｏ（以下、掃引開始待機時間という）
を経た後、ステップ電圧ΔＶｓで階段状に掃引する。キ
ャパシタＣの測定は、新しいステップ電圧が設定されて
から一層ステップ時間１Ｄが経過するのを待って行なわ
れる。このステップ時間１（、として、新しい電圧でＭ
ＯＳ構造体３が定常化するのに十分な時間が選ばれる。
また図中、ｔＭは１回のキャパシタ測定に要する時間で
ある。
ある。
上述の操作は、ゲート電圧が予め設定されている掃引終
了電圧ＶＧＥに達するまで続けられ、掃引終了電圧ＶＧ
Ｅでのキャパシタ計測が完了した時点で測定は終了する
。
了電圧ＶＧＥに達するまで続けられ、掃引終了電圧ＶＧ
Ｅでのキャパシタ計測が完了した時点で測定は終了する
。
なお、第６図では、ゲート電圧を階段状にステップアッ
プする場合について述べたが、同図における時間軸を線
対称に反転させたステップダウン方式で測定することも
できる。
プする場合について述べたが、同図における時間軸を線
対称に反転させたステップダウン方式で測定することも
できる。
ここで、上述の従来方式におけるＣ−■測定に要する全
時間しは、キャパシタ測定の回数をＮとすると、 ｔ＝ｔＨ＋Ｎ（ｔｏ＋ｔＭ） ・・・（１
）で表わされる。ここでＮは１００以上とするのが一般
的である。
時間しは、キャパシタ測定の回数をＮとすると、 ｔ＝ｔＨ＋Ｎ（ｔｏ＋ｔＭ） ・・・（１
）で表わされる。ここでＮは１００以上とするのが一般
的である。
ＭＯＳ構造体３においては、空乏層を拡幅させた反転モ
ードから反対の蓄積モードに移行するのに要する時間、
即ち蓄積移行時間と、蓄積モードから反転モードへの移
行に要する時間、即ち反転移行時間とを比較した場合、
反転移行時間が長く、時には数倍にも及ぶこともある。
ードから反対の蓄積モードに移行するのに要する時間、
即ち蓄積移行時間と、蓄積モードから反転モードへの移
行に要する時間、即ち反転移行時間とを比較した場合、
反転移行時間が長く、時には数倍にも及ぶこともある。
そのため、全計測時間を圧縮する観点から階段状に電圧
を変化させる際、電圧の移動方向は反転モードから蓄積
モードに移行するように設定されている。即ちＮ形の基
板においては、ステップアップ型のバイアス電圧印加方
式が選ばれ、Ｐ型の基板に対しては、ステップダウン型
のバイアス゛重圧印加方式が選ばれる。
を変化させる際、電圧の移動方向は反転モードから蓄積
モードに移行するように設定されている。即ちＮ形の基
板においては、ステップアップ型のバイアス電圧印加方
式が選ばれ、Ｐ型の基板に対しては、ステップダウン型
のバイアス゛重圧印加方式が選ばれる。
Ｃ０発明が解決しようとする課題
しかしながら、上述した従来のＣ−■計測装置にあって
は、掃引開始電圧ＶＣＳを印加開始してから定常状態（
反転モード）に達するまでに必要な小数キャリアの生成
は熱的な正孔−電子対生成機構を主としているため、そ
の生成は非常に緩慢であり、生成中心の少ない良好な半
導体基板では、定常化するのに数１０秒から長いもので
は数分の時間がかかる。このため掃引開始待機時間ｔＨ
が長くなる。そこで、計測時間の一層の短縮、殊に最も
時間のかかるＣ−Ｖ測定の高速化が強く望まれている。
は、掃引開始電圧ＶＣＳを印加開始してから定常状態（
反転モード）に達するまでに必要な小数キャリアの生成
は熱的な正孔−電子対生成機構を主としているため、そ
の生成は非常に緩慢であり、生成中心の少ない良好な半
導体基板では、定常化するのに数１０秒から長いもので
は数分の時間がかかる。このため掃引開始待機時間ｔＨ
が長くなる。そこで、計測時間の一層の短縮、殊に最も
時間のかかるＣ−Ｖ測定の高速化が強く望まれている。
特に半導体集積回路の製造分野においては、計測結果を
いちはやく次の工程に引き渡し、新しいデバイスの開発
の速度や製造プロセスの進行速度を１秒でも早くするす
ることが最大の命題の１つとして課せられているため、
その要求は格別に厳しい。また、計測装置のスループッ
トを高め、設備償却時間を短縮したいという意味合いも
、上記要求に込められている。
いちはやく次の工程に引き渡し、新しいデバイスの開発
の速度や製造プロセスの進行速度を１秒でも早くするす
ることが最大の命題の１つとして課せられているため、
その要求は格別に厳しい。また、計測装置のスループッ
トを高め、設備償却時間を短縮したいという意味合いも
、上記要求に込められている。
本発明は、このような点に鑑みなされたもので、掃引開
始待機時間を大幅に短縮し、測定／評価の高速化を可能
にした半導体のＣ−Ｖ計測装置を提供することにある。
始待機時間を大幅に短縮し、測定／評価の高速化を可能
にした半導体のＣ−Ｖ計測装置を提供することにある。
０６課題を解決するための手段
本発明にかかる半導体のＣ−■計測装置は、被測定用半
導体に印加する電圧を出力する電源手段と、被測定用半
導体の電圧印加時における容量を検出する容量検出手段
と、被測定用半導体に光を照射する照射手段と、被測定
用半導体に電源手段から掃引開始電圧を印加するととも
に照射手段からの光を被測定用半導体に所定時間だけ照
射し、所定の掃引開始待機時間を経た後、印加電圧を掃
引しながら容量検出手段で容量を測定するように各機器
を制御する制御手段とを具備する。
導体に印加する電圧を出力する電源手段と、被測定用半
導体の電圧印加時における容量を検出する容量検出手段
と、被測定用半導体に光を照射する照射手段と、被測定
用半導体に電源手段から掃引開始電圧を印加するととも
に照射手段からの光を被測定用半導体に所定時間だけ照
射し、所定の掃引開始待機時間を経た後、印加電圧を掃
引しながら容量検出手段で容量を測定するように各機器
を制御する制御手段とを具備する。
Ｅ６作用
掃引開始待機時間帯の初期に被測定用半導体に掃引開始
電圧の印加と同期して光を照射するから。
電圧の印加と同期して光を照射するから。
光学的に電子−正孔対が生成されることにより、被測定
用半導体が安定状態になるのに必要な時間が短縮される
。したがって、掃引開始待機時間を大幅に短縮でき、Ｃ
−Ｖの測定、評価が高速化される。
用半導体が安定状態になるのに必要な時間が短縮される
。したがって、掃引開始待機時間を大幅に短縮でき、Ｃ
−Ｖの測定、評価が高速化される。
Ｆ、実施例
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
一第１の実施例−
第１図は、本発明に係る計測装置でＭＯ３構造体のＣ−
Ｖを計測する装置の第１実施例を示す全体の構成図であ
る。
Ｖを計測する装置の第１実施例を示す全体の構成図であ
る。
図において、１０は従来と同様に数１００ Ｈｚ〜数１
０ＭＨｚの基準周波数でキャパシタンスを測定する容量
計、１１は従来と同様に一数１０Ｖ〜＋数１０Ｖの間の
任意の電圧に少なくとも０．１Ｖのステップで設定でき
る直流バイアス電源、１２は評価されるＭＯ８構造体で
ある。このＭＯ８構造体１２は、半導体基板１２ａと、
その表面に形成した酸化膜１２ｂと、この酸化膜１２ｂ
上に形成したゲート電極１２ｃとを備えている。
０ＭＨｚの基準周波数でキャパシタンスを測定する容量
計、１１は従来と同様に一数１０Ｖ〜＋数１０Ｖの間の
任意の電圧に少なくとも０．１Ｖのステップで設定でき
る直流バイアス電源、１２は評価されるＭＯ８構造体で
ある。このＭＯ８構造体１２は、半導体基板１２ａと、
その表面に形成した酸化膜１２ｂと、この酸化膜１２ｂ
上に形成したゲート電極１２ｃとを備えている。
ＭＯ５構造体１２のゲート電極１２ｃは容量計１０の一
方の端子１０ａに接続され、またＭＯ８構造体１２の半
導体基板１２ａは直流バイアス電源１１の一方の出力端
子１１ｂに接続され、さらに容量計１０の他方の端子１
０ｂは直流バイアス電源１１の他方出力端子１１ａに接
続されている。
方の端子１０ａに接続され、またＭＯ８構造体１２の半
導体基板１２ａは直流バイアス電源１１の一方の出力端
子１１ｂに接続され、さらに容量計１０の他方の端子１
０ｂは直流バイアス電源１１の他方出力端子１１ａに接
続されている。
１３はＭＯ８構造体１２の上面に対向して設置され、Ｍ
Ｏ３構造体１２のゲート電極１２ｃ側表面を照射する照
光器１３で、蛍光灯、白熱球等からなり、１００ルクス
程度の照度を生起できるものである。また、１４は照光
器１３の照光時間を制御する照光時間制御回路で、照光
器１３への電力供給も行っている。
Ｏ３構造体１２のゲート電極１２ｃ側表面を照射する照
光器１３で、蛍光灯、白熱球等からなり、１００ルクス
程度の照度を生起できるものである。また、１４は照光
器１３の照光時間を制御する照光時間制御回路で、照光
器１３への電力供給も行っている。
中央処理装置（以下ＣＰＵという）１５は、ＧＰ−ＩＢ
等のインタフェースバス１６を介して容量計１０．直流
バイアス電源１１および照光時間制御回路１４にそれぞ
れ接続されている。直流バイアス電源１１に対しては、
容量計１０を通してＭＯ３構造体１２に加える正確なス
テップ電圧を出力する指令を与える。容量計１０に対し
ては。
等のインタフェースバス１６を介して容量計１０．直流
バイアス電源１１および照光時間制御回路１４にそれぞ
れ接続されている。直流バイアス電源１１に対しては、
容量計１０を通してＭＯ３構造体１２に加える正確なス
テップ電圧を出力する指令を与える。容量計１０に対し
ては。
正確なタイミングでＭＯ３構造体１２のキャパシタを計
測する指令を与え、かつその計測キャパシタ値をＣＰＵ
１５に取り込む。照光時間制御回路１４に対しては、掃
引開始時に点灯開始指令を与えて照光器１３を一定時間
点灯させる。そして−連の計測が終了した後、ＣＶ計測
に関連する各種パラメータを°抽出する処理機能を備え
ている。
測する指令を与え、かつその計測キャパシタ値をＣＰＵ
１５に取り込む。照光時間制御回路１４に対しては、掃
引開始時に点灯開始指令を与えて照光器１３を一定時間
点灯させる。そして−連の計測が終了した後、ＣＶ計測
に関連する各種パラメータを°抽出する処理機能を備え
ている。
第２図（ａ）は、本実施例におけるＭＯ３構造体１２へ
の直流バイアス電圧の推移とキャパシタ計測のタイミン
グを表わしたグラフであり、゛第２図（ｂ）は、照光器
１３の点灯のタイミングと時間を表わしたグラフである
。
の直流バイアス電圧の推移とキャパシタ計測のタイミン
グを表わしたグラフであり、゛第２図（ｂ）は、照光器
１３の点灯のタイミングと時間を表わしたグラフである
。
第２図（ａ）において、ｔｏ’ （ｔＨ’＜ ｔｏ）は
掃引開始待機時間を示し、主として照光器］、３による
ＭＯ８構造体１２への照射時間に依存して決定される。
掃引開始待機時間を示し、主として照光器］、３による
ＭＯ８構造体１２への照射時間に依存して決定される。
照光器１３は時間ししだけ点灯駆動されるが、ＭＯ３構
造体１２が安定するために必要な電子−正孔対を生成す
る照度は１秒程度保持すれば良い。従って、上記点灯時
間ｔしは、照光器１３がその所定の照度に到達するまで
の時間と、所定以上の照度を保持する時間とを加算した
時間である。つまり、この点灯時間ｔしたけ照光器１３
に点灯制御回路１４から駆動信号が供給される。そして
、掃引開始待機時間ｔＨ″は、点灯時間ししと、照光器
１３への通電を断ってから完全に残光がなくなるまでの
時間と、２〜３秒の猶予時間を加えて決定される。
造体１２が安定するために必要な電子−正孔対を生成す
る照度は１秒程度保持すれば良い。従って、上記点灯時
間ｔしは、照光器１３がその所定の照度に到達するまで
の時間と、所定以上の照度を保持する時間とを加算した
時間である。つまり、この点灯時間ｔしたけ照光器１３
に点灯制御回路１４から駆動信号が供給される。そして
、掃引開始待機時間ｔＨ″は、点灯時間ししと、照光器
１３への通電を断ってから完全に残光がなくなるまでの
時間と、２〜３秒の猶予時間を加えて決定される。
次に１本実施例の動作について説明する。
この実施例においても、キャパシタ測定時間帯の電圧掃
引方向を反転モードから蓄積モードへ移行する方向にし
ており、従来と同様に掃引開始電圧ＶＣＳの印加直後に
蓄積モードから一挙に強い反転モードに移行させる必要
がある。そこで、掃引電圧による熱的な電子−正孔対生
成と、ＭＯ３構造体１２の表面を照光器１３に照光する
ことによる光学的な電子−正孔対生成とにより蓄積モー
ドへの移行を促進する。この光学的な電子−正孔対生成
は、常温で少なくとも熱的な電子−正孔対生成に比べて
２桁以上、効率が良いから、ＭＯ３構造体１２の反転定
常化時間は、はぼ照光器１３の上記点灯時間ｔしによっ
て決定される。本発明者の実験によれば、ＭＯ３構造体
１３が定常状態に達するまでに必要な少数キャリアは、
掃引開始電圧ＶＣＳの印加と照光器１３による光照射と
をそれぞれ開始してからほぼ１秒以内に生成される。
引方向を反転モードから蓄積モードへ移行する方向にし
ており、従来と同様に掃引開始電圧ＶＣＳの印加直後に
蓄積モードから一挙に強い反転モードに移行させる必要
がある。そこで、掃引電圧による熱的な電子−正孔対生
成と、ＭＯ３構造体１２の表面を照光器１３に照光する
ことによる光学的な電子−正孔対生成とにより蓄積モー
ドへの移行を促進する。この光学的な電子−正孔対生成
は、常温で少なくとも熱的な電子−正孔対生成に比べて
２桁以上、効率が良いから、ＭＯ３構造体１２の反転定
常化時間は、はぼ照光器１３の上記点灯時間ｔしによっ
て決定される。本発明者の実験によれば、ＭＯ３構造体
１３が定常状態に達するまでに必要な少数キャリアは、
掃引開始電圧ＶＣＳの印加と照光器１３による光照射と
をそれぞれ開始してからほぼ１秒以内に生成される。
したがって、掃引開始待機時間ｔＨ＋を従来に比へて格
段に短縮できる。
段に短縮できる。
上述した点灯時間ｔしと残光が消滅するまでの時間は、
例えば、点灯に比較的時間を要する蛍光灯では３〜４秒
、点灯および完全消光に時間を要する白熱電球では３〜
５秒程度となる。従って、これらの蛍光灯または白熱電
球を照光器１３に用いた場合、それぞれの個有の時間に
前述の猶予期間２〜３秒を加えても掃引開始待機時間ｔ
Ｈ＋は８秒以下にできる。即ち、従来の装置に比べ、掃
引開始待機時間ｔＨ＋が大幅に短縮され、これに伴い測
定／評価の高速化が可能になる。
例えば、点灯に比較的時間を要する蛍光灯では３〜４秒
、点灯および完全消光に時間を要する白熱電球では３〜
５秒程度となる。従って、これらの蛍光灯または白熱電
球を照光器１３に用いた場合、それぞれの個有の時間に
前述の猶予期間２〜３秒を加えても掃引開始待機時間ｔ
Ｈ＋は８秒以下にできる。即ち、従来の装置に比べ、掃
引開始待機時間ｔＨ＋が大幅に短縮され、これに伴い測
定／評価の高速化が可能になる。
−第２の実施例−
第３図は、本発明によるＣ−■計測装置の第２の実施例
を示す構成図である。
を示す構成図である。
図において第１図と同一の部分には同一符号を付してそ
の説明を省略し、第１図と異なる部分を重点に述べる。
の説明を省略し、第１図と異なる部分を重点に述べる。
照光器１３を点消灯制御する照光時間制御回路２４は上
述したと同様に電力供給回路を兼ね、かつ直流バイアス
電源１１がＣＰＵ１５からの指令により掃引開始電圧Ｖ
ａｓを出力したのを信号線２５を通して検知する機能を
有し、掃引開始電圧ＶＣＳを検知すると、照光器１３を
上述の点灯時間ｔＬだけ点灯させる。
述したと同様に電力供給回路を兼ね、かつ直流バイアス
電源１１がＣＰＵ１５からの指令により掃引開始電圧Ｖ
ａｓを出力したのを信号線２５を通して検知する機能を
有し、掃引開始電圧ＶＣＳを検知すると、照光器１３を
上述の点灯時間ｔＬだけ点灯させる。
掃引開始電圧ＶＧＳの出力開始を検知する回路としては
、直流バイアス電源１１に標準的に付属していることの
多いペンレコーダ用アナログ電圧もしくは出力表示ラン
プ光等が用いられる。このうち、前者の場合には、比較
回路が、後者の場合には光検出回路が照光時間制御手段
２４に付加される。
、直流バイアス電源１１に標準的に付属していることの
多いペンレコーダ用アナログ電圧もしくは出力表示ラン
プ光等が用いられる。このうち、前者の場合には、比較
回路が、後者の場合には光検出回路が照光時間制御手段
２４に付加される。
上述のような本実施例では、掃引開始電圧ＶＧｓの出力
開始信号を、ＣＰＵ１５からではなく直流バイアス電源
１１から直接受ける方式となるので。
開始信号を、ＣＰＵ１５からではなく直流バイアス電源
１１から直接受ける方式となるので。
ＣＰＵＩ ５の処理負担が多少軽減されるほか、第１の
実施例と同一の作用効果を有する。
実施例と同一の作用効果を有する。
−第３の実施例−
第４図は、本発明によるＣ−■計測装置の第３の実施例
を示す構成図である。
を示す構成図である。
図において、第１図と同一の部分には同一符号を付して
その説明を省略し、第１図および第２図と異なる部分を
重点に述べる。
その説明を省略し、第１図および第２図と異なる部分を
重点に述べる。
即ち、本実施例においては、ＭＯ３構造体１２に対する
照光器１３からの照光時間制御を機械的シャッタ装置３
０により行なうようにした点が異なる。
照光器１３からの照光時間制御を機械的シャッタ装置３
０により行なうようにした点が異なる。
すなわち、本実施例では、照光器１３を機械的シャッタ
装置３０の筺体３１内に収容し、ＭＯ’Ｓ構造体１２と
対向する部分には開口時間を調整できるシャッタ３２が
設けられている。このシャッタ装置３０は、ＣＰＵ１５
からの指令により動作する開口時間制御回路４１によっ
て制御されるとともに、照光器１３は電ｇ ４２によっ
て常時点灯される。
装置３０の筺体３１内に収容し、ＭＯ’Ｓ構造体１２と
対向する部分には開口時間を調整できるシャッタ３２が
設けられている。このシャッタ装置３０は、ＣＰＵ１５
からの指令により動作する開口時間制御回路４１によっ
て制御されるとともに、照光器１３は電ｇ ４２によっ
て常時点灯される。
上記構成の実施例において、掃引開始電圧ＶＣＳの掃引
開始に伴い掃引開始電圧ＶＧＳの出力開始指令がＣＰＵ
１５から開口時間制御回路４１に送出されると、開口時
間制御回路４１が動作してシャッタ装置３０に開閉信号
を送出し、シャッタ装置３０のシャッタ３２が時間しＬ
′だけ開いてＭＯ８構造体１２の表面を照光する。これ
により、ＭＯ８構造体１２が一層時間ｔ％だけ照光され
ることになり、その結果、第１図に示す実施例と同様な
作用効果が得られるほか、次に述べる効果が得られる。
開始に伴い掃引開始電圧ＶＧＳの出力開始指令がＣＰＵ
１５から開口時間制御回路４１に送出されると、開口時
間制御回路４１が動作してシャッタ装置３０に開閉信号
を送出し、シャッタ装置３０のシャッタ３２が時間しＬ
′だけ開いてＭＯ８構造体１２の表面を照光する。これ
により、ＭＯ８構造体１２が一層時間ｔ％だけ照光され
ることになり、その結果、第１図に示す実施例と同様な
作用効果が得られるほか、次に述べる効果が得られる。
即ち、常時点灯されている照光器１３のＭＯ３構造体１
２への照光時間ｔ ％がシャッタ３２によ゛ り制御
されるため、照光器１３の照度は常に安定している。し
たがって、この照光器１３の点灯開始時の安定時間と消
灯時の残光消滅時間とを考慮する必要がない。そして、
シャッタ３２の開閉時間はほとんど無視してよいから、
上述した点灯時間ｔしに相当する時間ｔ％はほぼ１秒と
短く、その結果、掃引開始待機時間ｔＨ１を３〜４秒に
さらに短縮でき、Ｃ−■計測の高速化が一層促進できる
。
２への照光時間ｔ ％がシャッタ３２によ゛ り制御
されるため、照光器１３の照度は常に安定している。し
たがって、この照光器１３の点灯開始時の安定時間と消
灯時の残光消滅時間とを考慮する必要がない。そして、
シャッタ３２の開閉時間はほとんど無視してよいから、
上述した点灯時間ｔしに相当する時間ｔ％はほぼ１秒と
短く、その結果、掃引開始待機時間ｔＨ１を３〜４秒に
さらに短縮でき、Ｃ−■計測の高速化が一層促進できる
。
なお、上記第４図の実施例に示すシャッタ装置３０は１
機械的な方式に限らず液晶などを利用した電子シャッタ
を用いることも可能である。
機械的な方式に限らず液晶などを利用した電子シャッタ
を用いることも可能である。
以上の説明において、被測定体としてＭＯ３構造体を例
に挙げ発明を解説してきたが、これに限らずその他のＭ
ＩＳ容量でも本発明が適用できることは詳述するまでも
なく明らかである。
に挙げ発明を解説してきたが、これに限らずその他のＭ
ＩＳ容量でも本発明が適用できることは詳述するまでも
なく明らかである。
Ｇ８発明の詳細
な説明したように、本発明によれば、ＭＯＳ構造等の半
導体ＭＩＳ容量のＣ−Ｖ測定評価に際し、その掃引開始
時に半導体を所望時間照光する方式としたため、掃引開
始待機時間が大幅に短縮でき、Ｃ−■測定および評価の
高速化を容易に実現できるという効果がある。
導体ＭＩＳ容量のＣ−Ｖ測定評価に際し、その掃引開始
時に半導体を所望時間照光する方式としたため、掃引開
始待機時間が大幅に短縮でき、Ｃ−■測定および評価の
高速化を容易に実現できるという効果がある。
第１図は本発明によるＣ−Ｖ測定評価装置の第１実施例
を示す構成図、第２図（ａ）、（ｂ）は第１実施例にお
ける動作説明用のグラフ、第３図は本発明によるＣ−Ｖ
測定評価装置の第２実施例を示す構成図、第４図は本発
明によるＣ−■測定評価装置の第３実施例を示す構成図
、第５図は従来のＣ−Ｖ測定評価装置の構成図、第６図
は従来における動作説明用のグラフである。 １０：容量計 １１：直流バイアス電源 １２：ＭＯ８構造体（半導体ＭＩＳ容量の例）１３：照
光器 １４：照光時間制御回路 １５：ＣＰＵ ３０：シャッタ装置４１：開
口時間制御回路 特許出願人 日産自動車株式会社 代理人弁理士 永 井 冬 紀 第１図 第２図 （ｂ） 第３図 第４図 第５図 −ｖＧ℃Ｈ
を示す構成図、第２図（ａ）、（ｂ）は第１実施例にお
ける動作説明用のグラフ、第３図は本発明によるＣ−Ｖ
測定評価装置の第２実施例を示す構成図、第４図は本発
明によるＣ−■測定評価装置の第３実施例を示す構成図
、第５図は従来のＣ−Ｖ測定評価装置の構成図、第６図
は従来における動作説明用のグラフである。 １０：容量計 １１：直流バイアス電源 １２：ＭＯ８構造体（半導体ＭＩＳ容量の例）１３：照
光器 １４：照光時間制御回路 １５：ＣＰＵ ３０：シャッタ装置４１：開
口時間制御回路 特許出願人 日産自動車株式会社 代理人弁理士 永 井 冬 紀 第１図 第２図 （ｂ） 第３図 第４図 第５図 −ｖＧ℃Ｈ
Claims (1)
- 【特許請求の範囲】 被測定用半導体に印加する電圧を出力する電源手段と、 前記被測定用半導体の電圧印加時における容量を検出す
る容量検出手段と、 前記被測定用半導体に光を照射する照射手段と、 前記被測定用半導体に前記電源手段から掃引開始電圧を
印加するとともに前記照射手段からの光を前記被測定用
半導体に所定時間だけ照射し、所定の掃引開始待機時間
を経た後、印加電圧を掃引しながら前記容量検出手段で
容量を測定するように各機器を制御する制御手段とを具
備することを特徴とする半導体のＣ−Ｖ計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229676A JPH07117570B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体のｃ−ｖ計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229676A JPH07117570B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体のｃ−ｖ計測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0275978A true JPH0275978A (ja) | 1990-03-15 |
| JPH07117570B2 JPH07117570B2 (ja) | 1995-12-18 |
Family
ID=16895941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229676A Expired - Lifetime JPH07117570B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体のｃ−ｖ計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07117570B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0604233A3 (en) * | 1992-12-24 | 1995-05-24 | Shinetsu Handotai Kk | Method and device for measuring the C-V characteristic at high frequency of an MIS device. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350983A (en) * | 1976-10-20 | 1978-05-09 | Matsushita Electric Ind Co Ltd | Characteristic propertie mesuring method and apparatus of semiconductor element |
-
1988
- 1988-09-12 JP JP63229676A patent/JPH07117570B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350983A (en) * | 1976-10-20 | 1978-05-09 | Matsushita Electric Ind Co Ltd | Characteristic propertie mesuring method and apparatus of semiconductor element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0604233A3 (en) * | 1992-12-24 | 1995-05-24 | Shinetsu Handotai Kk | Method and device for measuring the C-V characteristic at high frequency of an MIS device. |
| US5442302A (en) * | 1992-12-24 | 1995-08-15 | Shin-Etsu Handotai Co., Ltd. | Method and apparatus for measuring high-frequency C-V characteristics of MIS device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07117570B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Feil et al. | Gate switching instability in silicon carbide MOSFETs—Part I: Experimental | |
| US9074939B2 (en) | Ambient luminosity level detection based on discharge times | |
| FR2356949A1 (fr) | Structure de test de circuit integre | |
| Lu et al. | A built-in BTI monitor for long-term data collection in IBM microprocessors | |
| EP1145283A2 (en) | A method for measuring stress induced leakage current and gate dielectric integrity using corona discharge | |
| EP2988326A1 (en) | Semiconductor device testing apparatus, semiconductor device testing method, and semiconductor device manufacturing method | |
| US5786231A (en) | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer | |
| JP2004111911A (ja) | 膜厚測定方法、比誘電率測定方法、膜厚測定装置、および比誘電率測定装置 | |
| JPH0275978A (ja) | 半導体のｃ−ｖ計測装置 | |
| CN105116137A (zh) | 一种适用于移动终端的生化试条检测装置及其实现方法 | |
| ATE399329T1 (de) | Verfahren und gerät zum messen der lebensdauer von ladungsträgern in einem halbleiterwafer | |
| EP1376679A3 (en) | Method and device for determining backgate characteristics | |
| US5760594A (en) | Contamination monitoring using capacitance measurements on MOS structures | |
| Wang et al. | Surface discharge status diagnosis based on optical image chromaticity coordinates | |
| JPH05183036A (ja) | Ｃ−ｖ特性の測定方法 | |
| US6657454B2 (en) | High speed threshold voltage and average surface doping measurements | |
| US20070148795A1 (en) | Insulator film characteristic measuring method and insulator film characteristic measuring apparatus | |
| KR100828505B1 (ko) | 반도체 박막 저항 측정 방법 및 이를 이용한 반도체 박막저항 측정장치 | |
| US6750671B2 (en) | Apparatus for testing semiconductor devices | |
| Porebski et al. | Universal system for photoelectric characterisation of semiconductor structures | |
| JPH06244260A (ja) | 高周波ｃ−ｖ特性測定方法及び測定装置 | |
| JPH04338666A (ja) | 半導体デバイスの評価装置 | |
| JPH10199952A (ja) | 絶縁耐圧評価装置及び絶縁耐圧評価方法 | |
| Shaw et al. | Determination of spatial distribution of interface states on submicron, lightly doped drain transistors by charge pumping measurement | |
| Solfronk | Fabrication and evaluation of different passivation layers for the germanium-insulator interface using plasma enhanced ALD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |