JPH0275980A - 時間進め装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 関連出願に対するクロスリファレンス 本出顧は、下記の提出出願に関係するものである： １９８７年６月２３日出願の、発明者：Ｍｉｃｈａｅｌ
　Ｊ。

Ｒｅｄｉｇ及びＤａｖｉｄ　Ｍ、　Ｐｒａｔｅｒによる
、出願番号第０６５．９７１号のｒ　Ｄｅｖｉｃｅ　Ｆ
ｏｒ　ＳｙｎｃｈｒｏｎｉｚｉｎｇＴｈｅ　　０ｕｔｐ
ｕｔ　　Ｐｕ１ｓｅｓ　　ｏｆ　　Ａ　　Ｃ１ｒｃｕｉ
ｔ　　Ｗｉｔｈ　　Ａｎ　　ＩｎｐｕｔＣｌｏｃｋ　Ｊ
と題する出願。

［発明の技術分野］ 本発明は、プリント回路基板のテストシステムに関する
ものであり、とりわけ、プリント回路基板テストシステ
ムのクロックパルスとテストを受けるプリント回路基板
のクロックパルスとを同期させる装置に関するものであ
る。

［発明の技術的背景及びその問題点］ プリント回路基板テストシステムのクロックパルスと、
テストを受けるプリント回路基板に生じるクロックパル
スとの同期をとることが、プリント回路基板テストシス
テムの分野における問題である。プリント回路基板テス
トシステムは、アナログ回路、ハイブリッド回路、及び
、デジタル回路に用いられる完全に集積された１組の資
源である。プリント回路基板テストシステムは、普通、
プリント回路基板に取りつけられたデバイスに対ア する短絡及び開路テスト；灰ナログ、ハイブリッド、及
び、デジタル方式のクラスターテスト及び機能テストを
行なうものである。

プリント回路基板テストシステムによって実行されるテ
ストシーケンスは、テスト技師によって、テストを受け
るプリント回路基板の動作要件に適合するように、プリ
ント回路基板テストシステムにプログラムされる。プリ
ント回路基板テストシステムには、複数の信号発生回路
と信号検出回路が含まれている。テスト技師は、プリン
ト回路基板テストシステムにプログラムして、既知の大
きさ、形状、及び、持続時間を備えた信号のタイムド（
ｔｉｍｅｄ）・シーケンスを生成する。テストを受ける
プリント回路基板に対する電気的相互接続は、プリント
回路基板テストシステム上にあらかじめ決められたパタ
ーンを形成する、複数の導電性ビンから成る“ネイルベ
ツド（ｂｅｄ　ｏｆ　ｎａｉｌｓ）”インターフェイス
を介して行なわれる。ネイルベツドは、信号発生回路及
び信号検出回路に接続されている。テストを受けるプリ
ント回路基板は、ネイルベツド上に配置されて、テスト
を受けるプリント回路基板上のさまざまなテストポイン
トとプリント回路層°板テストシステムとの電気的相互
接続が行なわれる。プログラマブル信号発生回路は、ネ
イルベツドにおけるビンのいくつかにタイムド・シーケ
ンスで信号を加え、テストを受けるプリント回路基板を
駆動するのに利用される。ネイルベツド上の他のビンに
は信号検出回路が接続されており、加えられるこれらの
テスト信号に対するテストを受けるプリント回路基板の
応答をモニターするようになっている。

この構成に関する問題は、テストを受けるプリント回路
基板と、プリント回路基板テストシステムの両方におけ
るクロック信号の同期をとるのが回能であるという点で
ある。すなわち、多くの場合、テストを受けるプリント
回路基板は、プリント回路基板テストシステムのクロッ
ク信号発生回路とは無関係に動作する、クロック信号発
生回路を備えている。既存のプリント回路基板テストシ
ステムの場合、２つのクロックは、テストを受けるプリ
ント回路基板によって発生するクロック信。

号をモニターし、位相ロック式ループを利用するプリン
ト回路基板テストシステムによって同期がとられ、テス
トを受けるプリント回路基板によって発生するクロック
信号と整合するように、プリント回路基板テストシステ
ムにおけるクロック信号発生回路のクロック周波数及び
位相に調整が加えられる。この構成に関する問題は、プ
リント回路基板テストシステム駆動回路には、ある程度
の遅延時間があるという事実から、プリント回路基板テ
ストシステムが発生するクロック信号と、テストを受け
るプリント回路基板が発生するタロツク信号の間には、
有限タイミング差が生じるという点である。２つのクロ
ック信号は、プリント回路基板テストシステムの位相ロ
ック式ループの人力において同期がとれているが、プリ
ント回路基板テストシステムによって発生するクロック
信号が、テストを受けるプリント回路基板に加えられる
とき、駆動回路と、関連導体との応答時間によって、信
号にある程度の遅延が生じることになる。

［発明の目的］ 本発明は、テストを受けるプリント回路基板におけるテ
ストを受けるプリント回路基板のクロック信号と、プリ
ント回路基板テストシステムの出力でのクロック信号と
を正確に整合させることのできる装置を提供することを
目的とする。

［発明の概要］ 本発明のプログラマブル時間進め回路によって、上述の
問題は、解決され、該分野における技術的進展が達成さ
れる。この装置は、プリント回路基板テストシステムの
導体及び駆動回路によって生じる固有の遅延を相殺し、
テストを受けるプリント回路基板におけるテストを受け
るプリント回路基板のタロツク信号に正確に整合するク
ロック信号が、プリント回路基板テストシステムの出力
で得られるようにする働きをしている。これは、位相衣
ロック式ループにクロック進め信号を挿入して、プリン
ト回路基板テストシステムにおけるクロック信号発生回
路のタイミングを進めることにより、プリント回路基板
テストシステムにおける位相ロックループ及び駆動回路
によって生じる遅延を補償することで可能になる。

プリント回路基板テストシステムにおけるクロック信号
発生回路は、所定の中心周波数のクロック信号を発生す
る電圧側ｄ弘振器から成り、このクロック信号は、電圧
制御式発振器に加えられる制御信号によって調整するこ
とができる。電圧制御式発振器によって発生するクロッ
ク信号が、テストを受けるプリント回路基板からのクロ
ック信号と共に、位相検出器の人力に加えられる。位相
検出器は、２つのクロック信号を比較し、これら２つの
クロック信号の差の方向と大きさの両方を表わしたクロ
ック調整信号を発生する。このクロック調整信号が、電
圧制御式発振器に加えられ、それによって生じるクロッ
ク信号の中心周波数に調整が加えられて、電圧制御式発
振器によって発生するクロック信号とテストを受けるプ
リント回路基板から得られるクロック信号との同期がと
れることになる。

プログラマブル時間進め回路は、電圧制御式発振器によ
って発生し、駆動回路によってテストを受けるプリント
回路基板に加えられるクロック信号の遅延を、位相ロッ
ク式ループの位相検出部分にクロック進め信号を送り込
むことによって補償する。このクロック進め信号は、プ
リント回路基板テストシステムの導体の応答時間と、駆
動回路の応答時間とによって生じる、測定される時間遅
れを整合させる一定の大きさと接続時間とを備えた信号
である。このクロック進め信号と位相検出器からのクロ
ック調整信号とを合計することによって、テストを受け
るプリント回路基板に対し駆動回路を介して加えられる
電圧制御式発振器の出力と、テストを受けるプリント回
路基板によって発生するクロック信号との正確な同期が
とれることになる。クロック進め信号の時間に従って、
電圧制御式発振器の発生するクロック信号がシフトし、
導体と駆動回路によって生じる遅延時間が相殺されるこ
とになり、一方、位相検出器からのクロック調整信号に
よって、電圧制御式発振器の発生するクロック信号の周
波数が調整され、テストを受けるプリント回路基板が発
生するクロック信号に整合することになる。クロック進
め信号はプログラム可能なので、ユーザの規定できる一
定量の時間進めがこのシステムにおいて供給され得る。

［発明の実施例］ プリント回路基板テストシステムのクロックと、テスト
を受けるプリント回路基板で発生するクロック信号の同
期をとるのが、プリント回路基板テストシステムの分野
における問題である。プリント回路基板テストシステム
は、アナログ、ハイブリッド、及び、デジタル回路のテ
ストに用いられる、完全に集積された１組の資源である
。プリント回路基板テストシステムは、普通、プリント
回路基板に取りつけられたデバイスに対する短絡及び開
路テスト；アナログ、ハイブリッド、及び、デジタル方
式の回路内テスト；及び、アナログ、ハイブリッド、及
び、デジタル方式のクラスターテスト及び機能テストを
行なうものである。

プリント回路基板テストシステムによって実行されるテ
ストシーケンスは、テスト技師によって、テストを受け
るプリント回路基板の動作要件に適合するように、プリ
ント回路基板テストシステムにプログラムされる。プリ
ント回路基板テストシステムには、複数の信号発生回路
と信号検出回路が含まれている。テスト技師は、プリン
ト回路基板テストシステムにプログラムして、既知の大
きさ、形状、及び、持続時間を備えた信号のタイムド・
シーケンスを生成する。テストを受けるプリント回路基
板に対する電気的相互接続は、プリント回路基板テスト
システム上にあらかじめ決められたパターンを形成する
、複数の導電性ビンから成る“ネイルベツド”インター
フェイスを介して行なわれる。ネイルベツドは、信号発
生回路及び信号検出回路に接続されている。テストを受
けるプリント回路基板は、ネイルベツド上に配置されて
、テストを受けるプリント回路基板上のさまざまなテス
トポイントとプリント回路基板テストシステムとの電気
的相互接続が行なわれる。プログラマブル信号発生回路
は、ネイルベツドにおけるビンのいくつかにタイムド・
シーケンスで信号を加え、テストを受けるプリント回路
基板を駆動するのに利用される。ネイルベツド上の他の
ビンには信号検出回路が接続されており、加えられたこ
れらのテスト信号に対するテストを受けるプリント回路
基板の応答をモニターするようになっている。

この構成に関する問題は、テストを受けるプリント回路
基板と、プリント回路基板テストシステムの両方におけ
るクロック信号の同期をとるのが困難であるという点で
ある。すなわち、多くの場合、テストを受けるプリント
回路基板は、プリント回路基板テストシステムのクロッ
ク信号発生回路とは無関係に動作するクロック信号発生
回路を備えている。既存のプリント回路基板テストシス
テムの場合、２つのクロックは、テストを受けるプリン
ト回路基板によって発生するクロック信号をモニターし
、位相ロック式ループを利用するプリント回路基板テス
トシステムによって同期がとられ、テストを受けるプリ
ント回路基板によって発生するクロック信号と整合する
ように、プリント回路基板テストシステムにおけるクロ
ック信号発生回路のクロック周波数及び位相に調整が加
えられる。この構成に関する問題は、プリント回路基板
テストシステムの導体及び駆動回路には、ある程度の遅
延時間があるという事実から、プリント回路基板テスト
システムが発生するクロック信号と、テストを受けるプ
リント回路基板が発生するクロック信号の間には、有限
タイミング差が生じるという点である。従って、２つの
クロック信号は、プリント回路基板テストシステムの位
相ロック式ループの入力において同期がとれているが、
プリント回路基板テストシステムによって発生するクロ
ック信号が、テストを受けるプリント回路基板に加えら
れるとき、駆動回路と、関連導体との応答時間によって
、信号にある程度の遅延が生じることになる。

本発明のプログラマブル時間進め回路は、導体と駆動回
路によって生じる固有の遅−を相殺し、テストを受ける
プリント回路基板におけるテストを受けるプリント回路
基板のクロック信号に正確に整合するクロック信号が、
プリント回路基板テストシステムの出力で得られるよう
にする働きをしている。これは、位相ロック式ループに
クロック進め信号を挿入して、プリント回路基板テスト
システムにおけるクロック信号発生回路のタイミングを
進めることにより、プリント回路基板テストシステムに
おける導体及び駆動回路によって生じる遅延を補償する
ことで可能になる。

プリント回路基板テストシステムにおけるクロック信号
発生回路は、所定の中心周波数のクロック信号を発生す
る電圧制御式発振器から成り、このクロック信号は、電
圧制御式発振器に加えられる制御信号によって調整する
ことができる。電圧制御式発振器によって発生するクロ
ック信号が、テストを受けるプリント回路基板からのタ
ロツク信号と共に、位相検出器の人力に加えられる。位
相検出器は、２つのクロック信号を比較し、これら２つ
のクロック信号の間における差の方向と大きさの両方を
表わしたクロック調整信号を発生する。このクロック調
整信号が、電圧制御式発振器に加えられ、それによって
生じるクロック信号の中心周波数に調整が加えられて、
電圧制御式発振器によって発生するクロック信号と、テ
ストを受けるプリント回路基板から得られるクロック信
号との同期がとれることになる。

プログラマブル時間進め回路は、電圧制御式発振器によ
って発生し駆動回路によってテストを受けるプリント回
路基板に加えられるクロック信号の遅延を、位相ロック
式ループの位相検出部分にクロック進め信号を送り込む
ことによって補償する。このクロック進め信号は、プリ
ント回路基板テストシステムの導体の応答時間と、駆動
回路の応答時間によって生じる、測定を受ける時間遅れ
を整合させる一定の大きさと持続時間を備えた信号であ
る。このクロック進め信号と位相検出器からのクロック
調整信号を合計することによって、テストを受けるプリ
ント回路基板に対し駆動回路を介して加えられる電圧制
御式発振器の出力と、テストを受けるプリント回路基板
によって発生するクロック信号との正確な同期がとれる
ことになる。クロック進め信号の時間に従って、電圧制
御式発振器の発生するクロック信号がシフトし、導体と
駆動回路によって生じる遅延時間が相殺されることにな
り、一方、位相検出器からのクロック調整信号によって
、電圧制御式発振器の発生するクロック信号の周波数が
調整され、テストを受けるプリント回路基板が発生する
クロック信号に整合することになる。クロック進め信号
は、プログラム可能であり、従って、このシステムの場
合、ユーザが定義可能な一定量の時間進めを行なうこと
ができるようになっている。

位相ロック式ループ（ＰＬＬ） 第１図には、位相検出器１４０、ループフィルター１０
９、及び、電圧制御式発振器（Ｖ　ＣＯ）１０１から成
る位相ロック式ループ（ＰＬＬ）が示されている。本発
明の場合、ＰＬＬには、プログラマブル時間進め回路１
０４が付加される。

一般に、位相検出器１４０のような位相検出器には、２
つの、人力Ｒ（基準）とＶ（ＶＣＯ）、及び、１つの出
力が備わっている。位相検出器は、ＲとＶとの時間差を
測定し、その差を表わす出力信号を送り出す。第１図に
おいて、Ｒは、ライン１２９の基準信号であり、■は、
ＶＣｏ　１０１によってライン　１０５に送り出される
信号を表わしており、位相検出器１４０の出力は、ライ
ン１２３に送り出される。第１図において、ライン１２
３の出力信号は、電荷である。位相検出器１４０の動作
は、数学的には、下記のように表わされるが： Ｑ　ａ　＝　ｋ　Ｐｄ・　（を友　ｔｖ）ここで、ｋｐ
ｄは、決まった定数、（ｔｍ　　ｔｖ）は、２人力とＶ
人力との間における時間差、Ｑｏは、位相検出器から出
力される電荷である。

第１ＣＩにおいて、位相検出器１４０の出力は、ライン
１２３におけるループフィルター１０９に対する人力で
ある。一般に、ループフィルター　１０９は、２つの機
能を果たす： １）位相検出器から出力される電荷をＶ　ＣＯ１０１の
駆動電圧に変換する。

２）ループが働くのに必要なフィルタリングを行なうた
めの積分関数を発生する。

ＶＣｏ　１旧は、電圧制御式発振器であり、その周波数
出力は、その電圧入力に依存している。ＶＣＯＩＯＩの
動作は、数学的に下記のように表わすことが可能である
が： Ｆ　ｏ　　＝ｋｖｃｏ　　−Ｖａｎ ここで、Ｆｏは、Ｖ　ＣＯ１０１の周波数出力、ｋ　ｖ
ｃ。

は、ＶＣＯＩＯＩの同調定数、及び、Ｖｌｎは、ＶＣＯ
の入力端子（すなわち、第１図におけるライン１２８の
ループフィルター１０９からの出力）である。

第１図のＰＬＬにおける“ループは、ＶＣＯＩＯＩの出
力信号を位相検出器１４０のＶ入力に送るライン１０５
によって完成する。

従って、例えば、Ｒ入力に方形波の電圧信号が加えられ
ると、位相検出器１４０が、２人力と■人力との差を測
定し、（ループフィルター１０９を介して）　ＶＣＯ１
０１の周波数がＲに生じる人力周波数と等しくなるよう
に調整する。ＲとＶの入力信号の周波数が一致すると、
そのループは、“位相がロックされた”と称される。位
相ロック式ループの特徴の１つは、ループがロックされ
ると、Ｑ。

＝　ｋ　、ｄ・　（ｔｍ　　ｔｖ）のため、（ｔｍ　−
ｔｖ　）−〇の場合、位相検出器からライン１２３には
電荷が出力されないということになる。ループフィルタ
ー１０９に電荷が流入すると、その電圧出力が変化し、
従って、ＶＣＯＩＯＩの周波数も変化するので、ループ
のロックが不能になるため、この結果は、重大である。

従って、ループがロックされると、ループフィルターに
流入する電荷はゼロにならざるをえず、ループフィルタ
ーの電圧出力は、変化しない。

上述のＰＬＬの動作は、当該技術において周知のところ
である。本発明では、ＰＬＬにプログラマブル時間進め
回路１０４を付加することが必要とされる。

時間進め回路（１０４）は、基準サイクル毎に一定量の
電荷を位相検出器の出力導体１２３に送り込むといった
形で動作する。ループをロックすると、ループフィルタ
ーに流入する電荷がゼロにならざ−るをえないので、進
め回路１０４によって送り込まれる電荷をなんとかして
除去しなければならない。

これは、位相検出器１４０によって行なわれる。時間進
め回路１０４によって送り込まれる電荷を相殺するため
、位相検出器１４０の出力Ｑ。＝に、ｄ・（ｔｍｔｖ）
は、進め回路１０４によって送り込まれる電荷と等しく
、かつ、逆でなければならない。従って： Ｑ　ａｄｖ　”　−Ｑ　ｏ　”　−ｋ　ｐｄ・　（ｔ＋
＋　　ｔｖ　）ということになる。ここで、Ｑ　ａ　ｄ
　ｖは、進め回路１０４によって送り込まれる電荷を表
わしでいる。

従って、Ｑ　ａ　ｄ　ｖは非ゼロであり、（ｔｉ　−ｔ
ｖ　）も非ゼロであるため、Ｒ人力と７人力との間で時
間的相殺が行なわれることになる。この相殺については
、Ｑ　ａ　ｄ　ｖを正または負にすることによって、正
（Ｒ入力が７人力をリード）または負（７人力がＲ入力
をリード）にすることができる。

プログラマブル時間進め回路の機能に関する説明。

第２図には、本発明のプログラマブル時間進め回路が示
されている。第２図には、“ネイルベツド′１００を介
してテストを受けるプリント回路基板１０３に相互接続
された、プリント回路基板テストシステム　１０７の一
部が示されている。テストを受けるプリント回路基板１
０３には、クロック信号発生回路が備わっているものと
仮定する。テストを受けるプリント回路基板１０３のク
ロック信号発生回路からの出力は、プリント回路基板テ
ストシステム１０７のリード線１２９によって送られる
。プリント回路基板テストシステム　１０７には、リー
ド線１０５を介して駆動回路１０２に相互接続された、
電圧制御式発振器１０１が含まれている。電圧制御式発
振器１０１によって発生するクロック信号は、リード線
１０５を介して駆動装置１０２に出力され、そこで複製
されて（ｒｅｐｌｉｃａｔｅｄ）　、リード線１０６及
びネイルベツド　１００を介して、テストを受けるプリ
ント回路基板１０３上の１つ以上の所定のリード線に加
えられる。

電圧制御式発振器１０１の出力と、テストを受けるプリ
ント回路基板１０３によって発生するクロック信号との
同期をとる、位相ロック式ループ１４５が設けられてい
る。位相ロック式ループ１４５は、位相検出器１４０、
ループフィルター１０９、及び、ＶＣＯＩＯＩから構成
される。位相検出器１４０は、ループフィルター１０９
を介して電圧制御式発振器１０１に加えられる、クロッ
ク調整信号を発生する。

さらに、プログラマブル時間進め回路１０４は、テスト
を受けるプリント回路基板１０３によって発生するクロ
ック信号に接続されて、電圧制御式発振器１０１が発生
するクロック信号を進めるようになっている。プログラ
マブル時間進め回路１０４の出力信号は、リード線１２
３に接続され、該リード線が、ループフィルター１０９
を介し電圧制御式発振器１０１へこの信号を人力する。

動作時、テストを受けるプリント回路基板１０３によっ
て発生したクロック信号は、リード線１２９を介して位
相検出器１４０の入力の１つに加えられる。電圧制御式
発振器１０１によって発生するクロック信号は、リード
線１０５を介して位相検出器１４０の他の人力に加えら
れる。位相検出器１４０には、入力に加えられる２つの
クロック信号間の差を測定する働きをする、位相検出集
積回路（ＩＣＨＩＯが含まれている。位相検出Ｉ　Ｃ１
１０は、当該技術では周知のデバイスであり、例えば、
Ｍｏｔｏｒｏｌａ　ＭＣ１２０４０といったデバイスが
ある。位相検出ＩＣｌｌ０は、リード線１２９によって
テストを受けるプリント回路基板１０３から得る基準ク
ロック信号と、電圧制御式発振器１０１によって発生し
、リード線１０５に加えられるクロック信号との間にお
ける差の大きさと方向を判定する。

位相補正電流源 位相検出ＩＣｌｌ０には、Ｕ及びＤで表示の２つの出力
端子が備わっており、これらの出力端子を利用して、発
生したクロック信号の周波数が、基準クロック信号より
低いか、あるいは、高いかを、それぞれ、表示するよう
になっている。端子Ｕにおいて位相検出Ｉ　Ｃ１１０に
よって発生する信号は、リード線１１１を介して、位相
補正電流源回路１０８の人力の１つに加えられる。この
信号が、リード線１１８を駆動する反転駆動回路１１２
に加えられる。

リード線１１８に生じる信号は、位相検出ＩＣｌｌ０に
よってリード線１１１に出力された信号を反転した複製
である。リード線１１１における信号の大きさ、タイミ
ング、及び、持続時間は、テストを受けるプリント回路
基板１０３によって発生する基準クロック信号と、電圧
制御式発振器１０１によって発生するタロツク信号との
間における時間差を表わしたものである。電圧制御式発
振器１０１によって発生するクロック信号の周波数が、
テストを受けるプリント回路基板１０３によって発生す
るクロック信号より低い場合には、位相検出Ｉ　Ｃ１１
０が、この信号をリード線１１１に加える。そうでなけ
れば、位相検出回路１１０によってリード線１１１に信
号が加えられるということはない。反転した形でリード
線　１１８に複製される、リード線　１１１に生じる信
号は、電流源１１７と、ダイオード１１５及び１１６か
ら成る電流スイッチに制御を加える。リード線１１８に
おける電圧が、リード線１２３における電圧より高い場
合には、ダイオード１１６がオフになり、電流ＩＰＣの
全てがダイオード　１１５を介して取り出される。リー
ド線　１１８における電圧が、リード線１２３における
電圧より低い場合、ダイオード１１５がオフになり、ダ
イオード　１１６がオンになって、電流■、。の全てが
、ダイオード　１１Ｂを介して取り出される。ダイオー
ド　１１６を介して取り出される電流は、後述のように
電圧制御式発振器１０１によって生じるクロック信号に
調整を加える。

同様に、位相検出ＩＣｌｌ０のＤ端子は、電圧制御式発
振器１０１の発生するクロック信号の周波数、が、テス
トを受けるプリント回路基板の発生するクロック信号よ
りも高い場合、テストを受けるプリント回路基板１０３
の発生する基準クロック信号と電圧制御式発振器１０１
の発生するクロック信号とのタイミング差を表わした信
号を送り出す。そうでなければ、位相検出ＩＣｌｌ０は
、リード線１１３に対し信号を加えない。位相検出ＩＣ
ｌｌ０のＤ端子に加えられるこの補正信号は、リード線
１１３によって駆動回路１１４に送られ、そこで複製さ
れて、リード線　１２２に送り込まれる。リード線　１
２２に生じる信号は、電流源１２１とダイオード１１９
及び１２０から成る電流スイッチに制御を加える。リー
ド線１２２の電圧が、リード線１２３の電圧に比べて高
くなると、ダイオード　１２０がオンになり、ダイオー
ド　１１９がオフになって、電流Ｉ、。の全てがダイオ
ード１２０を介して取り出されることになる。リード線
１２２の電圧が、リード線１２３の電圧に比べて低くな
ると、ダイオード　１２０がオフになり、ダイオード　
１１９がオンになって、電流Ｉｐｃの全てがダイオード
　１１９を介して取り出されることになる。

この結果、位相補正電流源１０８の回路構成が、３つの
状Ｈ：電流ソース、電流シンク、無電流を備えた電流ス
イッチとして働くことになる。位相補正電流源１０８に
よって、ダイオード　１１６または１２０を介して加え
られる補正信号は、リード線１２３によって、積分回路
として機能するループフィルター１０９に対し出力され
、電圧制御式発振器１０１の周波数に修正を加えるため
の制御信号を発生する。こうして、位相検出ＩＣｌｌ０
が、位相補正電流源１０８を駆動して、位相検出回路１
１０に対する入力信号の位相オフセットを表わした補正
信号を送り出す。この補正信号が、非反転入力が基準電
圧源１２５に接続された差動増幅器１２４の反転人力に
加えられる。抵抗器１２６とコンデンサ　１２７が、差
動増幅器１２４の反転入力と差動増幅器１２４の出力端
子との間に接続され、積分機能を果たすようになってい
る。ループフィルター　１０９によって生じる出力信号
は、リード線１２８を介して電圧制御式発振器１０１の
入力端子に加えられ、電圧制御式発振器１０１を調整し
て、位相検出ＩＣｌｌ０に対する入力信号にオフセット
が生じないようにする。

プログラマブル時間進め回路１０４ この上述の回路構成によれば、テストを受けるプリント
回路基板１０３が発生するクロック信号に比較して、オ
フセッセトのないクロック信号が、電圧制御式発振器１
０１の出力から送り出されるようにすることができるが
、この発生したクロック信号は、リード線１０５を介し
て駆動回路１０２に加えられ、そこで複製されて、リー
ド線１０６を通じ、ネイルベツド　１００を介して、テ
ストを受けるプリント回路基板１０３に加えられる。導
体１０５及び１０６、ネイルベツド　１００１及び、駆
動回路１０２は、全て、電圧制御式発振器、１０１が発
生するクロック信号に対し非ゼロ遅延をもたらすことに
なる。従って、電圧制御式発振器１０１の出力と、テス
トを受けるプリント回路基板１０３によって位相検出器
１４０の人力に生じるクロック信号との同期は、これら
のクロック信号の同期がクリティカルである、テストを
受けるプリント回路基板１０３において、これら２つの
信号の同期がとれることを保証するものではない。導体
１０５、ＬＨ，ネイルベツド　１００、及び、駆動回路
１０２によって生じるクロック信号の遅延を保証するた
め、プログラマブル時間進め回路１０４によって、電圧
制御式発振器１０１の発生するクロック信号が所定の一
定量だけ進められ、リード線１０５．１０６、及び、駆
動装置１０２によって生じる遅延が正確に相殺されるこ
とになる。従って、この回路によって、テストを受ける
プリント回路基板１０３０発生するクロック信号と正確
に同期のとれたクロック信号が、テストを受けるプリン
ト回路基板１０３に加えられることになる。

この時間進めは、プログラマブル時間進め回路１０４が
位相補正電流源１０８の総和ノードに、各クロックサイ
クル毎に、一定の電荷パケットを送り込むことによって
実施される。位相検出ＩＣｌｌ０の入力が、リード線１
０５．１０６、及び、駆動装置１０２によって生じた遅
延を正確にキャンセルする量だけ相殺されるまで、位相
検出器１４０、ループフィルター１０９、及び、ＶＣＯ
ＩＯＩによって実施される位相ロック式ループ１４５の
フィードバック動作によって、ＶＣＯＩＯＩの発生する
クロック信号が調整される。

プログラマブル時間進め回路１０４の動作は、テストを
受けるプリント回路基板１０３の発生するクロック信号
がリード線１２９に生じると、開始される。このクロッ
ク信号によって、ワンショット回路１３１がトリガーさ
れ、一定の持続時間ｄｅｌｔａ−ｔｇｉのパルスが生じ
ることになる。この一定の持続時間のパルスは、駆動回
路１３３によって反転し、ダイオード　１３４を介して
定電流源１３６にスイッチされる。駆動回路１３３が加
える信号パルスによって、スイッチングダイオード１３
４に逆バイアスがかけられ、その結果、定電流源１３６
によって生じる電流が、スイッチングダイオード　１３
５を介して位相補正電流源１０８の総和ノードに加えら
れるようにすることが可能になる。定電流源１３６によ
って生じる電流の大きさは、データバス　１３８でデジ
タル・アナログ変換回路１３７に加えられる信号によっ
て規定されるので、定電流源１３６によって得られる電
流の大きさはプログラムすることが可能である。定電流
源１３６によって得られる電流値は、ワンショット回路
１３１によって生じる駆動信号の持続時間よりも高い精
度で制御することができる。

従って、プリント回路基板テストシステム１０７は、定
電流源１３６によって得られる電流Ｉ　ｑｌの固定値を
設定するようにプログラムされる。テストを受けるプリ
ント回路基板１０３によって生じるクロック信号と同期
してトリガーし、一定の持続時間のパルスを発生するワ
ンショット回路１３１の働きにより、この電流は、所定
の時間期間加えられることになる。

行なわれる信号の総和が、電荷の総和演算であることに
留意するのが重要である。位相補正電流源１０８は、位
相検出回路１１０によって生じる出力信号の持続時間に
よって決まる時間長だけ、ループフィルター１０９に対
し一定の値の電流を加える。

同様に、ループフィルター回路１０９から除去される電
荷は、定電流源１３６によって得られる電流に各クロッ
クサイクル毎の時間長をかけたものに等しくなり、定電
流源１３６は、ワンショット回路１３１及びそれに連係
した信号反転駆動回路１３３によって使用可能になる。

ＰＬＬがロックされると、プログラマブル時間進め回路
１０４の動作は、数字的に下記のように表わされる： （総和ノードにダンプされる電荷）＝ （総和ノードから引き出される電荷） ＊＊すなわち＊＊ Ｉ　ｐｃ　（ｄｅｌｔａ　　　ｔｒｖ）　＝　ｒ　ｑｌ
　（ｄｅｌｔａ　　　ｔｑｉ）ここで：Ｉｐｃ”位相補
正電流源（ｍＡ）ｄｅｌｔａ　　　ｔｒｖ＝位相検出回
路１４０に対する人力のオフセット ■。＝電荷注入電流源（ｍＡ） ｄｅｌｔａ　　　ｔｑｉ＝電荷注入の定持続時間（ｎＳ
） 例えば、Ｉ　ｐｃは、６ｍＡに固定し、ｄｅｌｔａ　　
ｔｑｉは、２０ｎＳに固定して、Ｉ　ｑｉをプログラマ
ブル電流源（ＤＡＣ）　とすることができる。結果とし
て、ｄ−ｅｌｔａ　　ｔｒｖもプログラム可能になり、
その利得はニー２０ｎＳ／　　６　　ｍＡ ＝　３．３３ｎＳ／ｍＡ 信号波形 第３図には、プログラマブル時間進め回路１０４の動作
を表わした、さまざまな信号波形が示されている。周期
的パルス信号や、任意の他の同様のクロック信号を利用
することも可能であるが、分りやす（するため、方形波
信号が示されている。

第３図に示す第１の信号波形は、Ｒで表示されているが
、これは、テストを受けるプリント回路基板　１０３か
ら生じ、リード線　１２９に加えられる基準クロック信
号である。Ｖで表示の信号波形は、電圧制御式発振器１
０１が発生するクロック信号であり、プログラマブル時
間進め回路１０４の動作を伴わずに、リード線１０５に
加えられる。信号波形Ｖ７は、テストを受けるプリント
回路基板１０３に生じる際のクロック信号■である。従
って、クロック信号は、駆動装置１０２、導体１０５．
１０６、及び、ネイルベツド　１００の導体の応答時間
のために、時間ｔ４−ｔ３だけ遅延する。

プログラマブル時間進め回路１０４は、クロック進め信
号を発生し、その結果、電圧制御式発振器１０１Ｖ”の
発生するクロック信号が、駆動装置１０２、導体１０５
．１０６、及び、ネイルベツド１００の応答時間によっ
て生じる遅延時間ｔ４−ｔ３にちょうど等しい時間ｔ３
−ｔ２だけ、テストを受けるプリント回路基板１０３が
発生する基準クロック信号をリードする。従って、プリ
ント回路基板テストシステム　１０７によってテストを
受けるプリント回路基板に加えられるクロック信号は、
■…であり、この信号は、テストを受けるプリント回路
基板１０３のクロック信号発生回路によって発生する基
準クロック信号と正確に同期する。

［発明の効果コ 以上説明したように、本発明を用いることにより、テス
トを受けるプリント回路基板のクロック信号とプリント
回路基板テストシステムの出力でのクロック信号とをテ
ストを受けるプリント回路基板において正確に整合させ
ることができる。

【図面の簡単な説明】

第１図は時間進め回路のついた位相ロック式ループを示
す図、第２図はプログラマブル時間進め回路を示す図、
第３図は該プログラマブル時間進め回路に関するタイミ
ング信号波形を示す図である。 １０１：電圧制御式発振器 １０４ニプログラマブル時間進め回路

Claims (2)

【特許請求の範囲】
1. （１）入力端子に印加される制御信号によって周波数が
   可変できる出力クロック信号を発生する出力クロック信
   号発生手段と、 基準クロック信号と前記出力クロック信号とに接続され
   て前記出力クロック信号発生手段の前記入力端子に印加
   されるクロック調整信号を発生する手段と、 前記出力クロック信号発生手段に前記クロック調整信号
   と同時にクロック進め信号を印加し、前記出力クロック
   信号を進めて時間相殺を発生させる手段と、 を備えて成る時間進め装置。
2. （２）入力端子に印加される制御信号によって周波数が
   可変できる出力クロック信号を発生する電圧制御式発振
   器手段と、 基準クロック信号と前記出力クロック信号とに接続され
   て該基準クロック信号と該出力クロック信号との差の方
   向及び大きさを示す差信号を発生する差信号発生手段と
   、 クロック進め信号を発生するクロック進め手段と、 前記クロック進め信号を前記差信号と同時に前記電圧制
   御式発振器手段の前記入力端子に印加し、前記出力クロ
   ック信号を進めて時間相殺を発生する手段と、 を備えて成る時間進め装置。