JPH0276061A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH0276061A JPH0276061A JP22897088A JP22897088A JPH0276061A JP H0276061 A JPH0276061 A JP H0276061A JP 22897088 A JP22897088 A JP 22897088A JP 22897088 A JP22897088 A JP 22897088A JP H0276061 A JPH0276061 A JP H0276061A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- element processor
- connection
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
【産業上の利用分野〕
本発明は、４本の接続用チャンネルを備えた要素プロセ
ッサを複数格子状に接続して構成されたマルチプロセッ
サシステムを有する情報処理装置に関し、特に要素プロ
セッサ間の回路構成を簡素化した情報処理装置に関する
。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an information processing device having a multiprocessor system configured by connecting a plurality of element processors each having four connection channels in a grid pattern. In particular, the present invention relates to an information processing device with a simplified circuit configuration between element processors.
従来のこの種の装置を第３図ないし第５図に基づいて説
明する。従来の装置におけるマルチプロセッサシステム
における各要素プロセッサ（１）は、第３図に示す如く
、４本の接続用チャンネルを備え、１枚のプリント基板
（２）に２個搭載して構成され、２個の要素プロセッサ
（１）を搭載したプリント基板（２）をマルチプロセッ
サシステムの１構成単位としていた。そして上記プリン
ト基板（２）の両端に各要素プロセッサ（１）に対応す
るチャンネル接続用コネクタ（３）がそれぞれ４個配列
され、一端のチャンネル接続用コネクタ（３）に一方の
要素プロセッサ（１）の４本の接続用チャンネルが接続
され、他端のチャンネル接続用コネクタ（３）には他の
要素プロセッサ（１）の接続用チャンネルが接続されて
いる。A conventional device of this type will be explained based on FIGS. 3 to 5. As shown in FIG. 3, each element processor (1) in a multiprocessor system in a conventional device is equipped with four connection channels and is configured by mounting two on one printed circuit board (2). A printed circuit board (2) on which elemental processors (1) are mounted is one constituent unit of a multiprocessor system. Four channel connection connectors (3) corresponding to each element processor (1) are arranged at both ends of the printed circuit board (2), and one element processor (1) is connected to the channel connection connector (3) at one end. The four connection channels of the other element processor (1) are connected to the channel connection connector (3) at the other end.
而して、上記構成単位からなる要素プロセッサ（１）
、 （１）を第４図に示す如き格子状に接続するために
は、チャンネル間接続用ケーブル（４）を用いて、それ
ぞれの要素プロセッサ（１）の各接続用チャンネルに連
絡するチャンネル接続用コネクタ（３）を相互に接続す
るようにしていた。チャンネル間接続用ケーブル（４）
を用いて、実際に接続した状態を模式的に示したものが
第５図である。即ち、従来、プリント基板（２）を用い
て要素プロセッサ（１）を格子状に接続するには、１０
本のチャンネル間接続用ケーブル（４） が用いられて
いる。Therefore, an element processor (1) consisting of the above-mentioned structural units
, (1) in a grid pattern as shown in FIG. 4, a channel connection cable (4) is used to connect each connection channel of each element processor (1). The connectors (3) were connected to each other. Channel-to-channel connection cable (4)
FIG. 5 schematically shows the state in which the devices are actually connected. That is, conventionally, in order to connect the element processors (1) in a grid pattern using the printed circuit board (2), 10
A standard inter-channel connection cable (4) is used.
（発明が解決しようとする課題）
従来のプリント基板（２）、即ち２個の要素プロセッサ
（１）を搭載したプリント基板（２）を用いてマルチプ
ロセッサシステムを構築するには、チャンネル間接続用
ケーブル（４）の本数が多く信頼性が低下し、また接続
部位によってはケーブル長が長くなって、ラインデイレ
イとの関係上データの高速転送を阻害するなどの問題点
があった。(Problems to be Solved by the Invention) In order to construct a multiprocessor system using a conventional printed circuit board (2), that is, a printed circuit board (2) on which two element processors (1) are mounted, it is necessary to There are problems in that the number of cables (4) is large, reducing reliability, and the length of the cables becomes long depending on the connection location, which hinders high-speed data transfer due to line delay.
本発明は、叙上の問題点を鑑みてなされたもので、チャ
ンネル間接続用ケーブルの使用本数を極力低減すること
ができると共に、該ケーブルの長さを短縮して信頼性が
高く、データの高速転送を実現し得る情報処理装置を得
ることを目的とする。The present invention was made in view of the above-mentioned problems, and it is possible to reduce the number of cables used for connection between channels as much as possible, shorten the length of the cables, and improve reliability and data transmission. The object of the present invention is to obtain an information processing device that can realize high-speed transfer.
本発明の情報処理装置は、４本の接続用チャネルを備え
た要素プロセッサを複数格子状に接続して構成されたマ
ルチプロセッサシステムからなる情報処理装置において
、２個の上記要素プロセッサを１枚のプリント基板に搭
載し１構成単位とすると共に、該プリント基板の両端に
それぞれ３個のチャンネル接続用コネクタを配列し、一
端にある３個のチャンネル接続用コネクタのうち２個を
一方の要素プロセッサに、１個を他方の要素プロセッサ
にそれそぞれ接続し、且つ上記各要素プロセッサを上記
プリント基板上で直接接続したものである。The information processing device of the present invention is an information processing device consisting of a multiprocessor system configured by connecting a plurality of elementary processors each having four connection channels in a lattice pattern. It is mounted on a printed circuit board to form one structural unit, and three channel connection connectors are arranged at each end of the printed circuit board, and two of the three channel connection connectors at one end are connected to one element processor. , one element processor is connected to the other element processor, and the element processors are directly connected on the printed circuit board.
（作用〕
本発明の情報処理装置によれば、データを高速に転送す
ることができる。(Operation) According to the information processing device of the present invention, data can be transferred at high speed.
Ｃ実施例〕
以下、第１図、第２図に基づいて、同−又は相当部分に
は同一符号を付してその説明を省略し、本発明の特徴を
中心に説明する。C Embodiment] Hereinafter, based on FIGS. 1 and 2, the same or corresponding parts will be denoted by the same reference numerals, and the description thereof will be omitted, and the features of the present invention will be mainly described.
本実施例装置に用いられる要素プロセッサ（１）は、従
来と同様４本の接続用チャンネルを備え、プリント基板
（２）に２個搭載されている。The element processor (1) used in the device of this embodiment is provided with four connection channels as in the prior art, and two are mounted on the printed circuit board (2).
而して、上記プリント基板（２）の両端に３個のチャン
ネル接続用コネクタ（３）がそれぞれ配列され、−１に
ある３個のチャンネル接続用コネクタ（３）のうち２個
が一方の要素プロセッサの接続用チャンネルの２本に接
続され、残りの１個が他方の要素プロセッサ（１）の接
続用チャンネルの１本に＠続されている。他端にある３
個のチャンネル接続用コネクタ（３）も同様に、２個が
他方の要素プロセッサ（１）に、１個が一方の要素プロ
セッサ（１） に接続され、そして、それぞれの要素プ
ロセッサ（１）の残りの１本の接続用チャンネルは、プ
リント基板（２）上で互いに直接接続されている。Three channel connection connectors (3) are arranged at both ends of the printed circuit board (2), and two of the three channel connection connectors (3) at -1 are connected to one element. It is connected to two of the connection channels of the processor, and the remaining one is connected to one of the connection channels of the other element processor (1). 3 at the other end
Similarly, two channel connection connectors (3) are connected to the other element processor (1), one is connected to one element processor (1), and the rest of each element processor (1) is connected to the other element processor (1). The single connection channels of are directly connected to each other on the printed circuit board (2).
而して、上記構成単位からなる要素プロセッサ（１）
、 （１）を、チャンネル間接続用ケーブル（４）を用
いて、第４図に示す如き格子状に接続するには、プリン
ト基板（２）上での要素プロセッサ（１）。Therefore, an element processor (1) consisting of the above-mentioned structural units
, (1) in a grid pattern as shown in FIG. 4 using inter-channel connection cables (4), element processors (1) on a printed circuit board (2).
（１）間の接続を１本省略することができ、その結果ラ
インデイレイを簡素化することができる。One connection between (1) can be omitted, and as a result, the line delay can be simplified.
従って、本実施例の如く、４枚のプリント基板（２）を
相互に接続する場合には４本のチャンネル間接続用ケー
ブル（４）を省略することができ、ラインデイレイを格
段に簡素化することができる。Therefore, when four printed circuit boards (2) are connected to each other as in this embodiment, the four inter-channel connection cables (4) can be omitted, greatly simplifying the line delay. be able to.
従って、本実施例装置によれば、チャンネル間接続用ケ
ーブルの使用本数を極力低減することができると共に、
該ケーブルの長さを短縮して信頼性が高く、データの高
速転送を実現し得る。Therefore, according to the device of this embodiment, it is possible to reduce the number of inter-channel connection cables as much as possible, and
By shortening the length of the cable, high reliability and high-speed data transfer can be realized.
尚、上記実施例は、プロセッサ搭載用基板を２×２に並
べたものについて説明したが、ｎｘｍに並べた場合も同
様に本発明を適用することができる。また、プロセッサ
搭載のプリント用基板（２）に、要素プロセッサ（１）
を直接塔載した。場合を例に挙げて説明したが、要素プ
ロセッサ（１）は別基板で、搭載用基板が、プロセッサ
基板を搭載するマザーボードであっても良い。In the above embodiment, the processor mounting boards are arranged in a 2×2 array, but the present invention can be similarly applied to a case where the processor mounting boards are arranged in an nxm array. In addition, the element processor (1) is mounted on the printed circuit board (2) equipped with the processor.
was directly uploaded. Although the case has been described as an example, the element processor (1) may be a separate board, and the mounting board may be a motherboard on which the processor board is mounted.
本発明の情報処理装置によれば、チャンネル間接続用ケ
ーブルの使用本数を極力低減することができると共に、
該ケーブルの長さを短縮して信頼性が高く、データの高
速転送を実現し得る。According to the information processing device of the present invention, it is possible to reduce the number of inter-channel connection cables as much as possible, and
By shortening the length of the cable, high reliability and high-speed data transfer can be realized.
第１図は本発明の情報処理装置の一実施例のマルチプロ
セッサの基本構成を示す要素プロセッサ及びプリント基
板の模式図、第２図は第１図のプリント基板を用いた格
子型のプロセッサ接続例を示す図、第３図は従来の情報
処理装置を示す第１図相当図、第４図は格子型プロセッ
サ接続を示す説明図、第５図は第３図のプリント基板を
用いた格子型のプロセッサ接続例を示す図である。
（１）は要素プロセッサ、（２）はプリント基板、（３
）はチャンネル接続用コネクタ、（４）はチャンネル間
接続用ケーブルである。
尚、各図中、同一符号は同−又は相当部分を示す。
代理人 大 岩 増 雄
第２図
第４図
第５図
昭和 ６婦１２月２７ 日FIG. 1 is a schematic diagram of an element processor and a printed circuit board showing the basic configuration of a multiprocessor in an embodiment of the information processing apparatus of the present invention, and FIG. 2 is an example of a lattice-type processor connection using the printed circuit board of FIG. 1. FIG. 3 is a diagram equivalent to FIG. 1 showing a conventional information processing device, FIG. 4 is an explanatory diagram showing a lattice-type processor connection, and FIG. FIG. 2 is a diagram showing an example of processor connections. (1) is an element processor, (2) is a printed circuit board, (3
) is a channel connection connector, and (4) is an inter-channel connection cable. In each figure, the same reference numerals indicate the same or corresponding parts. Agent Masuo Oiwa Figure 2 Figure 4 Figure 5 December 27, 1939
Claims (1)
子状に接続して構成されたマルチプロセッサシステムか
らなる情報処理装置において、２個の上記要素プロセッ
サを１枚のプリント基板に搭載し１構成単位とすると共
に、該プリント基板の両端にそれぞれ３個のチャンネル
接続用コネクタを配列し、一端にある３個のチャンネル
接続用コネクタのうち２個を一方の要素プロセッサに、
１個を他方の要素プロセッサにそれそぞれ接続し、且つ
上記各要素プロセッサを上記プリント基板上で直接接続
したことを特徴とする情報処理装置。In an information processing device consisting of a multiprocessor system configured by connecting a plurality of elementary processors each having four connection channels in a grid, two of the aforementioned elementary processors are mounted on one printed circuit board to form one structural unit. At the same time, three channel connection connectors are arranged at each end of the printed circuit board, and two of the three channel connection connectors at one end are connected to one element processor,
An information processing apparatus characterized in that one element processor is connected to the other element processor, and the element processors are directly connected on the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22897088A JPH0276061A (en) | 1988-09-13 | 1988-09-13 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22897088A JPH0276061A (en) | 1988-09-13 | 1988-09-13 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0276061A true JPH0276061A (en) | 1990-03-15 |
Family
ID=16884721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22897088A Pending JPH0276061A (en) | 1988-09-13 | 1988-09-13 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0276061A (en) |
-
1988
- 1988-09-13 JP JP22897088A patent/JPH0276061A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4401351A (en) | Expandable card cage | |
| CA1227864A (en) | Interrupt bus structure | |
| JPS6388771A (en) | Terminal base for input/output unit | |
| JPH11175195A5 (en) | ||
| JPH0723990Y2 (en) | Printed circuit board mounting structure for input/output processing device | |
| JPH06120636A (en) | Interconnection structure for board | |
| KR100195069B1 (en) | I / O bus connection device in high speed medium computer | |
| JPH05226800A (en) | Board for sequence controller and sequence controller | |
| JP2850790B2 (en) | Wiring system using wiring housing | |
| JPS6347106Y2 (en) | ||
| JPH0210890A (en) | High density mounting structure for integrated circuit | |
| JP3375180B2 (en) | Integrated circuit chip mounting structure | |
| JPH02208704A (en) | I/o bus extension device of programmable controller | |
| JPH0685143B2 (en) | Bus configuration method | |
| JPH03100816A (en) | Computer assembly | |
| JPS5850416Y2 (en) | build up keyboard | |
| JPH02196499A (en) | Unit structure for printed board having double rear wiring board | |
| JPH0844460A (en) | Computer device and link for inter-board connection | |
| JPS61166667A (en) | multiprocessor system | |
| JPH01180025A (en) | System for connecting cable between devices | |
| JP3032987U (en) | Relay terminal board | |
| JPH10268977A (en) | Signal connecting method between cards and plural substrate connecting structure | |
| JPH0365565B2 (en) | ||
| EP0359086A2 (en) | Distributor arrangement for input/output lines in a data processing installation | |
| JPS63250071A (en) | back panel printed board |