JPH0276061A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0276061A JPH0276061A JP22897088A JP22897088A JPH0276061A JP H0276061 A JPH0276061 A JP H0276061A JP 22897088 A JP22897088 A JP 22897088A JP 22897088 A JP22897088 A JP 22897088A JP H0276061 A JPH0276061 A JP H0276061A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- element processor
- connection
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
本発明は、４本の接続用チャンネルを備えた要素プロセ
ッサを複数格子状に接続して構成されたマルチプロセッ
サシステムを有する情報処理装置に関し、特に要素プロ
セッサ間の回路構成を簡素化した情報処理装置に関する
。
ッサを複数格子状に接続して構成されたマルチプロセッ
サシステムを有する情報処理装置に関し、特に要素プロ
セッサ間の回路構成を簡素化した情報処理装置に関する
。
従来のこの種の装置を第３図ないし第５図に基づいて説
明する。従来の装置におけるマルチプロセッサシステム
における各要素プロセッサ（１）は、第３図に示す如く
、４本の接続用チャンネルを備え、１枚のプリント基板
（２）に２個搭載して構成され、２個の要素プロセッサ
（１）を搭載したプリント基板（２）をマルチプロセッ
サシステムの１構成単位としていた。そして上記プリン
ト基板（２）の両端に各要素プロセッサ（１）に対応す
るチャンネル接続用コネクタ（３）がそれぞれ４個配列
され、一端のチャンネル接続用コネクタ（３）に一方の
要素プロセッサ（１）の４本の接続用チャンネルが接続
され、他端のチャンネル接続用コネクタ（３）には他の
要素プロセッサ（１）の接続用チャンネルが接続されて
いる。
明する。従来の装置におけるマルチプロセッサシステム
における各要素プロセッサ（１）は、第３図に示す如く
、４本の接続用チャンネルを備え、１枚のプリント基板
（２）に２個搭載して構成され、２個の要素プロセッサ
（１）を搭載したプリント基板（２）をマルチプロセッ
サシステムの１構成単位としていた。そして上記プリン
ト基板（２）の両端に各要素プロセッサ（１）に対応す
るチャンネル接続用コネクタ（３）がそれぞれ４個配列
され、一端のチャンネル接続用コネクタ（３）に一方の
要素プロセッサ（１）の４本の接続用チャンネルが接続
され、他端のチャンネル接続用コネクタ（３）には他の
要素プロセッサ（１）の接続用チャンネルが接続されて
いる。
而して、上記構成単位からなる要素プロセッサ（１）
、 （１）を第４図に示す如き格子状に接続するために
は、チャンネル間接続用ケーブル（４）を用いて、それ
ぞれの要素プロセッサ（１）の各接続用チャンネルに連
絡するチャンネル接続用コネクタ（３）を相互に接続す
るようにしていた。チャンネル間接続用ケーブル（４）
を用いて、実際に接続した状態を模式的に示したものが
第５図である。即ち、従来、プリント基板（２）を用い
て要素プロセッサ（１）を格子状に接続するには、１０
本のチャンネル間接続用ケーブル（４） が用いられて
いる。
、 （１）を第４図に示す如き格子状に接続するために
は、チャンネル間接続用ケーブル（４）を用いて、それ
ぞれの要素プロセッサ（１）の各接続用チャンネルに連
絡するチャンネル接続用コネクタ（３）を相互に接続す
るようにしていた。チャンネル間接続用ケーブル（４）
を用いて、実際に接続した状態を模式的に示したものが
第５図である。即ち、従来、プリント基板（２）を用い
て要素プロセッサ（１）を格子状に接続するには、１０
本のチャンネル間接続用ケーブル（４） が用いられて
いる。
（発明が解決しようとする課題）
従来のプリント基板（２）、即ち２個の要素プロセッサ
（１）を搭載したプリント基板（２）を用いてマルチプ
ロセッサシステムを構築するには、チャンネル間接続用
ケーブル（４）の本数が多く信頼性が低下し、また接続
部位によってはケーブル長が長くなって、ラインデイレ
イとの関係上データの高速転送を阻害するなどの問題点
があった。
（１）を搭載したプリント基板（２）を用いてマルチプ
ロセッサシステムを構築するには、チャンネル間接続用
ケーブル（４）の本数が多く信頼性が低下し、また接続
部位によってはケーブル長が長くなって、ラインデイレ
イとの関係上データの高速転送を阻害するなどの問題点
があった。
本発明は、叙上の問題点を鑑みてなされたもので、チャ
ンネル間接続用ケーブルの使用本数を極力低減すること
ができると共に、該ケーブルの長さを短縮して信頼性が
高く、データの高速転送を実現し得る情報処理装置を得
ることを目的とする。
ンネル間接続用ケーブルの使用本数を極力低減すること
ができると共に、該ケーブルの長さを短縮して信頼性が
高く、データの高速転送を実現し得る情報処理装置を得
ることを目的とする。
本発明の情報処理装置は、４本の接続用チャネルを備え
た要素プロセッサを複数格子状に接続して構成されたマ
ルチプロセッサシステムからなる情報処理装置において
、２個の上記要素プロセッサを１枚のプリント基板に搭
載し１構成単位とすると共に、該プリント基板の両端に
それぞれ３個のチャンネル接続用コネクタを配列し、一
端にある３個のチャンネル接続用コネクタのうち２個を
一方の要素プロセッサに、１個を他方の要素プロセッサ
にそれそぞれ接続し、且つ上記各要素プロセッサを上記
プリント基板上で直接接続したものである。
た要素プロセッサを複数格子状に接続して構成されたマ
ルチプロセッサシステムからなる情報処理装置において
、２個の上記要素プロセッサを１枚のプリント基板に搭
載し１構成単位とすると共に、該プリント基板の両端に
それぞれ３個のチャンネル接続用コネクタを配列し、一
端にある３個のチャンネル接続用コネクタのうち２個を
一方の要素プロセッサに、１個を他方の要素プロセッサ
にそれそぞれ接続し、且つ上記各要素プロセッサを上記
プリント基板上で直接接続したものである。
（作用〕
本発明の情報処理装置によれば、データを高速に転送す
ることができる。
ることができる。
Ｃ実施例〕
以下、第１図、第２図に基づいて、同−又は相当部分に
は同一符号を付してその説明を省略し、本発明の特徴を
中心に説明する。
は同一符号を付してその説明を省略し、本発明の特徴を
中心に説明する。
本実施例装置に用いられる要素プロセッサ（１）は、従
来と同様４本の接続用チャンネルを備え、プリント基板
（２）に２個搭載されている。
来と同様４本の接続用チャンネルを備え、プリント基板
（２）に２個搭載されている。
而して、上記プリント基板（２）の両端に３個のチャン
ネル接続用コネクタ（３）がそれぞれ配列され、−１に
ある３個のチャンネル接続用コネクタ（３）のうち２個
が一方の要素プロセッサの接続用チャンネルの２本に接
続され、残りの１個が他方の要素プロセッサ（１）の接
続用チャンネルの１本に＠続されている。他端にある３
個のチャンネル接続用コネクタ（３）も同様に、２個が
他方の要素プロセッサ（１）に、１個が一方の要素プロ
セッサ（１） に接続され、そして、それぞれの要素プ
ロセッサ（１）の残りの１本の接続用チャンネルは、プ
リント基板（２）上で互いに直接接続されている。
ネル接続用コネクタ（３）がそれぞれ配列され、−１に
ある３個のチャンネル接続用コネクタ（３）のうち２個
が一方の要素プロセッサの接続用チャンネルの２本に接
続され、残りの１個が他方の要素プロセッサ（１）の接
続用チャンネルの１本に＠続されている。他端にある３
個のチャンネル接続用コネクタ（３）も同様に、２個が
他方の要素プロセッサ（１）に、１個が一方の要素プロ
セッサ（１） に接続され、そして、それぞれの要素プ
ロセッサ（１）の残りの１本の接続用チャンネルは、プ
リント基板（２）上で互いに直接接続されている。
而して、上記構成単位からなる要素プロセッサ（１）
、 （１）を、チャンネル間接続用ケーブル（４）を用
いて、第４図に示す如き格子状に接続するには、プリン
ト基板（２）上での要素プロセッサ（１）。
、 （１）を、チャンネル間接続用ケーブル（４）を用
いて、第４図に示す如き格子状に接続するには、プリン
ト基板（２）上での要素プロセッサ（１）。
（１）間の接続を１本省略することができ、その結果ラ
インデイレイを簡素化することができる。
インデイレイを簡素化することができる。
従って、本実施例の如く、４枚のプリント基板（２）を
相互に接続する場合には４本のチャンネル間接続用ケー
ブル（４）を省略することができ、ラインデイレイを格
段に簡素化することができる。
相互に接続する場合には４本のチャンネル間接続用ケー
ブル（４）を省略することができ、ラインデイレイを格
段に簡素化することができる。
従って、本実施例装置によれば、チャンネル間接続用ケ
ーブルの使用本数を極力低減することができると共に、
該ケーブルの長さを短縮して信頼性が高く、データの高
速転送を実現し得る。
ーブルの使用本数を極力低減することができると共に、
該ケーブルの長さを短縮して信頼性が高く、データの高
速転送を実現し得る。
尚、上記実施例は、プロセッサ搭載用基板を２×２に並
べたものについて説明したが、ｎｘｍに並べた場合も同
様に本発明を適用することができる。また、プロセッサ
搭載のプリント用基板（２）に、要素プロセッサ（１）
を直接塔載した。場合を例に挙げて説明したが、要素プ
ロセッサ（１）は別基板で、搭載用基板が、プロセッサ
基板を搭載するマザーボードであっても良い。
べたものについて説明したが、ｎｘｍに並べた場合も同
様に本発明を適用することができる。また、プロセッサ
搭載のプリント用基板（２）に、要素プロセッサ（１）
を直接塔載した。場合を例に挙げて説明したが、要素プ
ロセッサ（１）は別基板で、搭載用基板が、プロセッサ
基板を搭載するマザーボードであっても良い。
本発明の情報処理装置によれば、チャンネル間接続用ケ
ーブルの使用本数を極力低減することができると共に、
該ケーブルの長さを短縮して信頼性が高く、データの高
速転送を実現し得る。
ーブルの使用本数を極力低減することができると共に、
該ケーブルの長さを短縮して信頼性が高く、データの高
速転送を実現し得る。
第１図は本発明の情報処理装置の一実施例のマルチプロ
セッサの基本構成を示す要素プロセッサ及びプリント基
板の模式図、第２図は第１図のプリント基板を用いた格
子型のプロセッサ接続例を示す図、第３図は従来の情報
処理装置を示す第１図相当図、第４図は格子型プロセッ
サ接続を示す説明図、第５図は第３図のプリント基板を
用いた格子型のプロセッサ接続例を示す図である。 （１）は要素プロセッサ、（２）はプリント基板、（３
）はチャンネル接続用コネクタ、（４）はチャンネル間
接続用ケーブルである。 尚、各図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第２図 第４図 第５図 昭和 ６婦１２月２７ 日
セッサの基本構成を示す要素プロセッサ及びプリント基
板の模式図、第２図は第１図のプリント基板を用いた格
子型のプロセッサ接続例を示す図、第３図は従来の情報
処理装置を示す第１図相当図、第４図は格子型プロセッ
サ接続を示す説明図、第５図は第３図のプリント基板を
用いた格子型のプロセッサ接続例を示す図である。 （１）は要素プロセッサ、（２）はプリント基板、（３
）はチャンネル接続用コネクタ、（４）はチャンネル間
接続用ケーブルである。 尚、各図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第２図 第４図 第５図 昭和 ６婦１２月２７ 日
Claims (1)
- ４本の接続用チャネルを備えた要素プロセッサを複数格
子状に接続して構成されたマルチプロセッサシステムか
らなる情報処理装置において、２個の上記要素プロセッ
サを１枚のプリント基板に搭載し１構成単位とすると共
に、該プリント基板の両端にそれぞれ３個のチャンネル
接続用コネクタを配列し、一端にある３個のチャンネル
接続用コネクタのうち２個を一方の要素プロセッサに、
１個を他方の要素プロセッサにそれそぞれ接続し、且つ
上記各要素プロセッサを上記プリント基板上で直接接続
したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22897088A JPH0276061A (ja) | 1988-09-13 | 1988-09-13 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22897088A JPH0276061A (ja) | 1988-09-13 | 1988-09-13 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0276061A true JPH0276061A (ja) | 1990-03-15 |
Family
ID=16884721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22897088A Pending JPH0276061A (ja) | 1988-09-13 | 1988-09-13 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0276061A (ja) |
-
1988
- 1988-09-13 JP JP22897088A patent/JPH0276061A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4401351A (en) | Expandable card cage | |
| CA1227864A (en) | Interrupt bus structure | |
| JPS6388771A (ja) | 入出力リレー用ターミナル | |
| JPH11175195A5 (ja) | ||
| JPH0276061A (ja) | 情報処理装置 | |
| JPS58201277A (ja) | デ−タステ−シヨンにおけるインタ−フエ−ス用内部接続機構 | |
| JPH0723990Y2 (ja) | 入出力処理装置のプリント板実装構造 | |
| JPH06120636A (ja) | 基板間接続構造 | |
| KR100195069B1 (ko) | 고속 중형 컴퓨터에서 입출력버스 접속장치 | |
| JPH05226800A (ja) | シーケンスコントローラ用基板およびシーケンスコントローラ | |
| JP2850790B2 (ja) | 配線筐体を用いた配線システム | |
| JPS6347106Y2 (ja) | ||
| JPH0210890A (ja) | 集積回路の高密度実装構造 | |
| JP3375180B2 (ja) | 集積回路チップ実装構造 | |
| JPH02208704A (ja) | プログラマブルコントローラのｉ／ｏバス拡張装置 | |
| JPH0685143B2 (ja) | バス構成方式 | |
| JPH03100816A (ja) | コンピユータ・アセンブリ | |
| JPS5850416Y2 (ja) | ビルドアツプキ−ボ−ド | |
| JPH0844460A (ja) | コンピュータ装置およびボード間接続用リンク | |
| JPS61166667A (ja) | マルチプロセツサ−システム | |
| JPH01180025A (ja) | 装置間ケーブル接続方式 | |
| JPH0241898Y2 (ja) | ||
| JP3032987U (ja) | 中継端子板 | |
| JPH10268977A (ja) | カード間の信号の接続方法及び複数基板の接続構造 | |
| JPH0365565B2 (ja) |