JPH0276071A - データ検索回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロコンピュータを使用し几装置に関し、
特にデータ検索回路に関する。

（従来の技術） 従来、この種のデータ検索は第３図に示すように、マイ
クロコンピュータ３１と記憶素子３２とによ〕構成され
、データ検索の方法としては、ソフトウェアにより記憶
素子３２からデータを読出し、マイクロコンピュータ３
１の内部で比較する方式となっていた。

（発明が鱗決しようとする課題） 上述しｔ従来のデータ検索方式は、データ検索をソフト
ウェアによって行うｔめ、処理時間が長くかかると云う
欠点がある。

本発明の目的は、検索される特定データと記憶素子デー
タとを比較するとともに、記憶素子アドレスと検索終了
アドレスとを比較し、特定データと同じデータが格納さ
れている記憶素子アドレスを検出することによって上記
欠点を除去し、処理時間を短縮できるように構成したデ
ータ検索回路を提供することにある。

（課題全解決するための手段） 本発明によるデータ検索回路は第１のレジスタと、カウ
ンタと、第２のレジスタと、リード制御回路と、第１の
比較器と、第２の比較器と、ＦＩＦＯバッファと、ライ
ト制御回路と、セレクタと、バッファとを具備して構成
しｔものである。

第１のレジスタは記憶素子内において検索される特定デ
ータを保持するためのものであり。

カウンタは記憶素子アドレスを出力する友めのものであ
り、第２のレジスタは記憶素子の検索終了アドレスを保
持するためのものであり、リード制御回路は記憶素子の
読出しを制御するためのものである。

第１の比較器は第１のレジスタの出力と記憶素子のデー
タとを比較するためのものであり。

第２の比較器は記憶素子アドレスと第２のレジスタの出
力とを比較するためのものである。

ＦＩＦＯバッファは特定データと同じデータが格納され
ている記憶素子アドレスを記憶するためのものであり、
ライト制御回路はＦＩＦＯバッファの書込み制御を行う
ためのものである。

セレクタはカウンタの出力とマイクロコンピュータから
出力される記憶素子アドレスとを切換えるためのもので
あり、バッファはカウンタの出力を読出子ためのもので
ある。

（実施例） 次に１本発明について図面を参照して説明する。

第１図は１本発明ｌこよるデータ検索回路の一実施例上
水すブロック図である。

第１図において、１は第１のレジスタ、２はカウンタ、
３は第２のレジスタ、４はリード制御回路、５は第１の
比較器、６は第２の比較器、７はＦＩＦＯバッファ、８
はライト制御回路。

９はセレクタ、１０はバッファである。

第１図に示すように、本発明によるデータ検索回路は第
１のレジスタ１とカウンタ２と、第２のレジスタ３と、
リード制御回路４と、第１の比較器５と、第２の比較器
６と、ＦＩＦＯバッファ７と、ライト制御回路８と、セ
レクタ９と、バッファ１０とにより構成される。

第２図は１本発明によるデータ検索回路をマイクロコン
ピュータシステムに接続しｙｔ−４１１ｎ例を示すブロ
ック図である。

第２図において、第１図と同様な要素には同番号が付し
てあり、１１はマイクロコンピュータ、１２は記憶素子
である。

第２図に示すように１本発明を応用し九マイクロコンピ
ュータシステムは第１のレジスタと。

カウンタ２と、第２のレジスタ３と、リード制御回路４
と、第１の比較器５と、第２の比較器６と、ＦＩＦＯ７
パツフアと、ライト制御回路８と、セレクタ９と、バッ
ファ１０と、マイクロコンピュータ１１と、記憶素子１
２とにヨｐ構成される。

このような構成の実施例においては、最初にマイクロコ
ンピュータ１１より第１のレジスタ１に検索される特定
データを読込み、カウンタ２に検索開始アドレスを読込
み、第２のレジスタ３に検索終了アドレスを書込む。

次に、マイクロコンピュータ１１はセレクタ９を制御し
、記憶素子１２に対するアドレス１−。

マイクロコンピュータ１１出力からカウンタ２出力へと
切換える。

次に、リード制御回路４によって記憶素子１２のデータ
を読出し、検索を開始する。

読出され次記憶素子データは、第１の比較器５によって
第１のレジスタ１出力と比較される。

両データが同一の場合、ライト制御回路８によシ、ＦＩ
ＦＯ７バツフアに当該データが格納されている記憶素子
のアドレスが誓込壕れる。両データが同一でなければ、
記憶素子アドレスの１込みは行わない。

その後、第２の比較器６により記憶素子アドレスを第２
のレジスタ３の出力と比較する。比較結果から両データ
が同一でなければ、カウンタ２を１＋１ｍだけ増分し、
記憶素子１２の内容を読出してから、同じ処理を再度実
行する。

上記両データが同一の場合には、検索を終了する。

本データ検索の終了は、第２の比較器６が上記両データ
の″同一”を検出するか、あるｈはＦＩＦＯバッファ７
がフル状態となるまで行われる。マイクロ；゛ンビュー
タ１　ｉｔ！、　第２ノ比較器６の出力信号と、ＦＩＦ
Ｏバッファ７の出力信号とによシ、どちらによって検索
が終了し友のか、ならびに特定データと同一のデータが
検出され九のかを検出する。

データ検索の終了が、第２の比較器６が１同一”を検出
した場合の終了であって、且つ、特定データと同一のデ
ータが検出され几場合には。

マイクロコンピュータ１１ｉＦＩＦＯバツフア７の内容
を読出すことによｐ、特定データと同一のデータが格納
されている記憶素子のアドレスを検出することができる
。

いっぽう、データ検索の終了が、ＦＩＦＯバッファ７が
フル状態となつ九場合の終了であるなＧば、ＦＩＦＯバ
ッファ７を読出し、特定データと同一のデータが格納さ
れて因る記憶素子のアドレスを検出するとともに、バッ
ファ１０全通してカウンタの内容を読出すことにより、
実際に検索を終了したアドレスを検出することができる
。

（発明の効果） 以上説明したように本発明はデータ検索をハードウェア
によって行う九め、処理が高速化され、処理性能が向上
できるという効果がある。

【図面の簡単な説明】

第１図は１本発明によるデータ検索回路の一実施例を示
すブロック図である。 第２図は１本発明によるデータ検索回路をマイクロコン
ピュータシステムに接続し九実施例を示すブロック図で
ある。 第３図は、従来技術によるデータ検索回路の一例を示し
比ブロック図である。 １．３・・・レジスタ　　　２・・・カウンタ５．６・
・・比較器　　　　４・・・リード制御回路７・・・Ｆ
ＩＦＯバッファ　８・・・ライト制御回路９・・・セレ
クタ　　　　　１０・・・バッファ１１．３１・・・マ
イクロコンピュータ１２．３２・・・記憶素子

Claims (1)

【特許請求の範囲】
1. 記憶素子内において検索される特定データを保持するた
   めの第１のレジスタと、記憶素子アドレスを出力するた
   めのカウンタと、前記記憶素子の検索終了アドレスを保
   持するための第２のレジスタと、前記記憶素子の読出し
   を制御するためのリード制御回路と、前記第１のレジス
   タの出力と前記記憶素子のデータとを比較するための第
   １の比較器と、前記記憶素子アドレスと前記第２のレジ
   スタの出力とを比較するための第２の比較器と、前記特
   定データと同じデータが格納されている記憶素子アドレ
   スを記憶するためのＦＩＦＯバッファと、前記ＦＩＦＯ
   バツフアの書込み制御を行うためのライト制御回路と、
   前記カウンタの出力とマイクロコンピユータから出力さ
   れる記憶素子アドレスとを切換えるためのセレクタと、
   前記カウンタの出力を読出すためのバッファとを具備し
   て構成したことを特徴とするデータ検索回路。