JPH027773A - noise reduction device - Google Patents

noise reduction device

Info

Publication number
JPH027773A
JPH027773A JP63158555A JP15855588A JPH027773A JP H027773 A JPH027773 A JP H027773A JP 63158555 A JP63158555 A JP 63158555A JP 15855588 A JP15855588 A JP 15855588A JP H027773 A JPH027773 A JP H027773A
Authority
JP
Japan
Prior art keywords
digital data
noise reduction
delay
converter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63158555A
Other languages
Japanese (ja)
Inventor
Michitaka Shimada
島田 道孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63158555A priority Critical patent/JPH027773A/en
Publication of JPH027773A publication Critical patent/JPH027773A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To decrease the increase in after-image even if noise reduction is increased by utilizing a difference of points to be subjected to noise reduction and also plural points in the vicility and discriminating the correlation between fields so as to reduce noise. CONSTITUTION:The 1st delay device 7 comprising n-set of delay elements 701-70N to obtain a difference among plural points in the vicinity of a point, an expansion ROM 14 outputting a digital data stored in advance in response to (n+1) sets of digital data from n-set of delay elements of the 1st delay device 7 and the 1st subtractor 4 and deciding the noise reduction, and the 2nd delay device 8 comprising m-set of delay elements 801-80M are provided to the noise reduction device. Then surer local discrimination of stationary part and moving part is applied from the correlation data of plural points and the noise reduction is decided by the result of discrimination. Thus, even if larger noise reduction is obtained from the stationary part, the after-image of the moving part is suppressed smaller than a conventional device.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号の雑音成分を低減する雑音低減装置に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a noise reduction device for reducing noise components of a video signal.

従来の技術 近年、半導体技術の進歩により半導体価格が下がり、映
像信号についても比較的容易にディジタル技術を利用し
た処理ができるようになってきた。
2. Description of the Related Art In recent years, advances in semiconductor technology have led to lower semiconductor prices, and it has become possible to relatively easily process video signals using digital technology.

その中の一つにフィールドメモリを利用し、フィルド間
の相関を利用して映像信号の雑音を低減する装置がある
One of them is a device that uses field memory and uses correlation between fields to reduce noise in a video signal.

以下図面を参照しながら、上述した従来の雑音低減装置
の一例について説明する。第3図は従来のフィールド相
関を利用した雑音低減装置である。。
An example of the above-mentioned conventional noise reduction device will be described below with reference to the drawings. FIG. 3 shows a conventional noise reduction device using field correlation. .

第3図において、1はA/D  コンバータ、11ばA
/D  コンバータに入力されるアナログ映像信号、1
2はA/D  コンバータから出力されるディジタル信
号である。2はD/A  コンバータ、21はD/A 
 コンバータへ入力されるディジタル信号、22はD/
A  コンバータ2から出力されるアナログ映像信号で
ある。3はフィールドメモリであり、映像信号を1フィ
ールド分遅延する。4は第一の減算器で、減算器4ば、
ディジタル信号12からフィールドメモリ3で1フィー
ルド分遅延信号を減算する。6はROMで、雑音低減量
を決定する。
In Figure 3, 1 is an A/D converter, 11 is an A/D converter, and 11 is an A/D converter.
/D Analog video signal input to converter, 1
2 is a digital signal output from the A/D converter. 2 is a D/A converter, 21 is a D/A
Digital signal input to the converter, 22 is D/
A This is an analog video signal output from converter 2. 3 is a field memory, which delays the video signal by one field. 4 is the first subtractor;
A one field delay signal is subtracted from the digital signal 12 in the field memory 3. 6 is a ROM which determines the amount of noise reduction.

θは減算器である4、 以上のように構成された従来の雑音低減装置について以
下その動作について説明する。まず、入力されたアナロ
グ映像信号11はA/D  コンバタ1によってディジ
タル信号12に変換される。
θ is a subtracter 4. The operation of the conventional noise reduction device configured as described above will be explained below. First, an input analog video signal 11 is converted into a digital signal 12 by an A/D converter 1.

この変換されたディジタル信号12を減算器4に入力し
、フィールドメモリ3からの1フイールド前のデータと
の差を求めてROM5へ出力する。
This converted digital signal 12 is input to the subtracter 4, and the difference between it and the data one field before from the field memory 3 is calculated and output to the ROM 5.

減算器40減算は減算器4のマイナス端子へ入力された
データの2の補数に1を加えたものと減算器4のプラス
端子へ入ツノされたデータとを全加算器に入力して求め
ている。ROM6は第4図に示すような特性を持ち、減
算器4より出力されるデータの差の絶対値が小さい場合
、すなわちフィルド間の相関が大きい場合、入力データ
と出力データとの比であるKを1に近づけ雑音低減を行
い、逆に絶対値が大きい場合は(Lより大きい)動きが
あるとして残像を避けるためにKをOとし雑音低減を行
なわない。ROM 5より出力されたブタは減17器6
の1イナス端子62に入力されプラス端子61に入力さ
れたA/Dコンバータ1からのデータとの差が求められ
雑音が低減され出力端T−63から出力される。出力端
子63からのブタ(′iD/A コンバータ2に入力さ
れると同時にツーイールドメモリ3にも入力され、1フ
イールド後に再び使用される。一方り/Aコンバータ2
に入力されたディジタル信号21はアナログ映像信号2
2に変換されて出力される。
Subtraction by the subtractor 40 is obtained by inputting the sum of the two's complement of the data input to the minus terminal of the subtractor 4 and the summed data input to the plus terminal of the subtractor 4 to the full adder. There is. The ROM 6 has the characteristics shown in FIG. 4, and when the absolute value of the difference between the data output from the subtracter 4 is small, that is, when the correlation between fields is large, the ratio of the input data to the output data is K. If the absolute value is large (larger than L), it is assumed that there is movement, and K is set to O to avoid an afterimage, and noise reduction is not performed. The pig output from ROM 5 is reduced to 17 6
The difference between the data from the A/D converter 1 inputted to the negative terminal 62 and inputted to the positive terminal 61 is determined, the noise is reduced, and the result is outputted from the output terminal T-63. The output terminal 63 ('i) is input to the D/A converter 2 and is also input to the two-yield memory 3, and is used again after one field.
The digital signal 21 input to the analog video signal 2
2 and output.

発明が解決しようとする課題 しかしながら上記のような構成では、雑音低減を行おう
とする点の差だけによってフィールド間の相関を判定し
雑音低減を行っているため、静止部分と動き部分との差
を判別することが難しく、必要な部分で雑音低減の効果
を上げようとすると、その分動き部分で残像が増加し映
像が不自然になるため実際の使用ではあまり大きな改善
効果を得ることができないという課題を有していた。
Problems to be Solved by the Invention However, in the above configuration, the correlation between fields is determined and noise reduction is performed only based on the difference between the points at which noise reduction is to be performed. It is difficult to distinguish, and if you try to improve the noise reduction effect in the necessary areas, the afterimage will increase in the moving parts and the image will become unnatural, so in actual use it will not be possible to obtain a significant improvement effect. I had an issue.

本発明は上記課題に鑑み、雑音低減を行おうとする点だ
けでなく、その点の近傍の複数の点の差も利用すること
によってフィールド間の相関を判定し雑音低減を行い、
静止部分と動き部分との差をより明確化し、雑音低減量
を大きくしても残像の増加が少ない雑音低減装置を提供
せんとするものである。
In view of the above problems, the present invention performs noise reduction by determining the correlation between fields by using not only the point at which noise reduction is to be performed, but also the difference between a plurality of points in the vicinity of that point,
It is an object of the present invention to provide a noise reduction device that makes the difference between a stationary part and a moving part more clear, and that causes less increase in afterimages even when the amount of noise reduction is increased.

課題を解決するだめの手段 上記課題を解決するために本発明の雑音低減装置は、n
個の遅延素子からなる第一の遅延装置と。
Means for Solving the Problems In order to solve the above problems, the noise reduction device of the present invention has n
a first delay device consisting of delay elements;

第一の減算器と第一の遅延装置のn個の個々の遅延素子
からのn+1個のディジタルデータに応じて予め記憶し
ておいたディジタルデータを出力し雑音低減量を決定す
る拡張ROMと、ADCの第二の減算器との間のm個の
個々の遅延素子からなる第二の遅延装置とを有する構成
となっている。
an expansion ROM that outputs digital data stored in advance in response to n+1 digital data from the n individual delay elements of the first subtracter and the first delay device and determines the amount of noise reduction; and a second delay device consisting of m individual delay elements between the second subtracter of the ADC and the second subtracter of the ADC.

作   用 本発明は上記した構成によって、第二の遅延装置により
、雑音低減を行おうとする中心点を決定し、第一の遅延
装置により、その点の近傍の複数の点の差を得、1個の
点だけでなくその点の近傍の複数の点の相関を同時に得
ることができ、これら複数の点の相関データからより確
実な静止部分と動き部分の判別を行い、この判別結果に
よって雑音低減量を決定するため、静止部分でより大き
な雑音低減量を得る場合でも動き部分での雑像は従来よ
りも小さく抑えることが可能である。
According to the above-described configuration, the present invention uses the second delay device to determine the center point at which noise reduction is to be performed, and uses the first delay device to obtain the difference between a plurality of points in the vicinity of that point. It is possible to obtain the correlation of not only a single point but also multiple points in the vicinity of that point at the same time, and from the correlation data of these multiple points, it is possible to more reliably distinguish between stationary and moving parts, and this discrimination result can be used to reduce noise. Since the amount of noise is determined, even if a larger amount of noise reduction is obtained in a still part, it is possible to suppress image noise in a moving part to be smaller than before.

実施例 以下本発明の実施例の雑音低減装置について、図面を参
照しながら説明する。第1図は本発明の一実施例におけ
る雑音低減装置のブロック図、第2図は第1図の中の拡
張ROMの一例を示す詳細図で、第3図と同一部には同
一番号を付し説明を省略する。
Embodiments Hereinafter, noise reduction apparatuses according to embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a noise reduction device according to an embodiment of the present invention, and FIG. 2 is a detailed diagram showing an example of the expansion ROM in FIG. 1. The same parts as in FIG. 3 are given the same numbers. The explanation will be omitted.

第1図において、1はA/D コンバータ(以下ADC
という)、D/A コンバータ(以下DACという)、
3はフィールドメモリ、4は第一の減算器、6は第二の
減算器、7ばある点の近傍の複数の点の差を得るだめの
第1の遅延装置、701から7ONは第1の遅延装置子
を形成するn個の遅延素子、8は雑音低、戎を行おうと
する中心点を決定するだめの第2の遅延装置、801か
ら80Mは第2の遅延装置8を形成するm個の遅延素子
、14は拡張ROM、141は拡張ROM140人力群
、142は拡張ROM14の出力である。
In Figure 1, 1 is an A/D converter (hereinafter referred to as ADC).
), D/A converter (hereinafter referred to as DAC),
3 is a field memory, 4 is a first subtracter, 6 is a second subtractor, 7 is a first delay device for obtaining the difference between a plurality of points in the vicinity of a certain point, and 701 to 7ON are first delay devices. n delay elements forming a delay device element; 8 is a low-noise, second delay device for determining the center point at which scanning is to be performed; 801 to 80M are m delay elements forming a second delay device 8; 14 is an expansion ROM, 141 is an expansion ROM 140 manual group, and 142 is an output of the expansion ROM 14.

また第2図において、91から9(N+1 )はn個の
範囲検出器、191から19(N+1)はそれぞれの範
囲検出器の入力、291から29(N+1 )はそれぞ
れの範囲検出器の出力、10は論理積器、101は論理
積層器10の入力、102は論理積器10の出力、11
はデータ切替スイッチ、111は制御入力が「真」の場
合に選択される入力、112は制御入力が「偽」の場合
に選択される入力、113はデータ切替スイッチ出力、
114はデータ切替スイッチの制御入力、12はROM
、121はROM12の入力、122はROM12の出
力、13はROM、131はROM13の入力、132
はROM1sの出力である。
Further, in Fig. 2, 91 to 9 (N+1) are n range detectors, 191 to 19 (N+1) are the inputs of each range detector, 291 to 29 (N+1) are the outputs of each range detector, 10 is a logical multiplier, 101 is an input of the logical multiplier 10, 102 is an output of the logical multiplier 10, 11
111 is an input selected when the control input is "true"; 112 is an input selected when the control input is "false"; 113 is a data selector switch output;
114 is the control input of the data changeover switch, 12 is the ROM
, 121 is the input of ROM12, 122 is the output of ROM12, 13 is ROM, 131 is the input of ROM13, 132
is the output of ROM1s.

以上のように構成された雑音低減装置について、以下第
1同文び第2図を用いてその動作を説明する。
The operation of the noise reduction device configured as described above will be explained below using the same text and FIG. 2.

まず第1図において、ADClへ入力されたアナログ映
像信号11がディジタル信号12へ変換されて、減算器
4にて1フイールド前の信号と差分を求め第一の遅延装
置7へ出力されるまでは従来と同様でちる。
First, in FIG. 1, an analog video signal 11 input to the ADCl is converted into a digital signal 12, and a subtracter 4 calculates the difference with the signal one field before, and outputs it to the first delay device 7. Same as before.

次に第一の遅延装置子は縦続接続されたn個の個々の遅
延素子701〜7ONから構成されており、全体で警τ
iの遅延時間を持っている。そしi =1 て5個々の遅延素子701〜7ONの出力が取シ出せる
構成になっている。ここで遅延素子の時間は、雑音低減
を行なおうとする点の画面上左右の近傍の点であれば、
サンプリングクロックの周期であればよく、遅延素子は
フリップフロップで容易に構成できる。まだ画面上上下
の近傍の点であれば、1ライン分のメモリが必要である
Next, the first delay device element is composed of n individual delay elements 701 to 7ON connected in cascade, and the total
It has a delay time of i. Then, the configuration is such that the outputs of the five individual delay elements 701 to 7ON can be taken out with i=1. Here, the time of the delay element is calculated as follows:
It only needs to be the period of the sampling clock, and the delay element can be easily configured with a flip-flop. If the points are close to the top and bottom of the screen, one line worth of memory is required.

一方ADC1からの信号は第二の遅延装置8に入ノJさ
れる。第二の遅延装置すは縦続接続されたm個の個々の
遅延装置801〜soMから構成されており、全体でテ
τiの遅延時間を持っている。
On the other hand, the signal from the ADC 1 is input to the second delay device 8. The second delay device is composed of m individual delay devices 801 to soM connected in cascade, and has a total delay time of τi.

これは、第一の遅延装置it7で雑音低減を行なおうと
する点のデータが遅れるため、これを補正するものであ
る。m = n/2 とすれば、雑音低減を行なおうと
する点を中心に近傍の点のデータを対称に得ることがで
きる。
This is to correct the delay in data at the point where noise reduction is to be performed by the first delay device it7. By setting m = n/2, it is possible to obtain data symmetrically at points in the vicinity of the point at which noise reduction is to be performed.

上記のような構成によって、雑音低減を行なおうとする
点とその近傍の点の差分を得ることかで−きる。そして
これらの得られた差分は、拡張ROM14に入力されこ
こで雑音低減量が決定され第二の減′n器6へ出力され
る。そして第二の減算器6によって、第二の遅延装置8
からのデータと拡張ROM14からのデータの差が求め
られ雑音が低減される。これ以降の動作は従来と同様で
ある。
With the above configuration, it is possible to obtain the difference between the point at which noise reduction is to be performed and the points in its vicinity. These obtained differences are input to the expansion ROM 14, where the amount of noise reduction is determined and output to the second reducer 6. and by the second subtractor 6, the second delay device 8
The difference between the data from the expansion ROM 14 and the data from the expansion ROM 14 is determined to reduce noise. The subsequent operations are the same as before.

但しフィールドメモリ3の遅延時間は従来よりも第二の
遅延装置8の遅延時間!τiだけ短くなけ1−′I ればならない。
However, the delay time of the field memory 3 is longer than the delay time of the second delay device 8! It must be shorter by τi (1-'I).

次に、拡張ROM14の動作について説明する。Next, the operation of the expansion ROM 14 will be explained.

第2図は拡張ROM14の詳細図の一例である。FIG. 2 is an example of a detailed diagram of the expansion ROM 14.

入力信号191〜19(N+1)は(N+1)個あるが
、そのうちM4−1番目(N>M)の入力信号以外それ
ぞれの範囲検出器91〜9(N+1)に入力される。こ
こでは差分εの絶対値がある一定の値Lnより小さいか
等しい場合、すなわちLn≦ε≦+Ln の場合にそれぞれの出力291から29(N+1 )に
「真」が出力される。そしてそれぞれの範囲検出器の出
力は論理積器1oに入力される。ここでは論理積が計算
され、この論理積がデータ切換スイッチ11に出力され
る。つtr近傍の点における1フイールド前との差分が
すべて一定の値Lnより小さい場合のみ出力される論理
積は「真」となる。そしてデータ切換スイッチ11の制
御入力端子114へ入力される。一方m +1番目の入
力はROM12及びROM13に入力されている。
There are (N+1) input signals 191 to 19 (N+1), of which all but the M4-1st (N>M) input signal are input to the respective range detectors 91 to 9 (N+1). Here, when the absolute value of the difference ε is smaller than or equal to a certain constant value Ln, that is, when Ln≦ε≦+Ln, “true” is output to each of the outputs 291 to 29 (N+1). The outputs of the respective range detectors are then input to the logical multiplier 1o. Here, a logical product is calculated, and this logical product is output to the data changeover switch 11. The logical product that is output becomes "true" only when the differences from one field before at points near tr are all smaller than a certain value Ln. The signal is then input to the control input terminal 114 of the data changeover switch 11. On the other hand, the m+1-th input is input to the ROM12 and ROM13.

ROM12とROM13は従来のROMと同様ノもので
ある。ROM12はKの値大きく設定したものであり雑
音改善量が大きい特性を持ち、ROM13はROM12
よりKの値を小さく設定し、雑音改善量を抑えた特性を
持っている。そしてそれぞれのROMの出力はデータ切
換スイッチ11へ入力される。
ROM12 and ROM13 are similar to conventional ROMs. ROM12 has the value of K set to a large value and has the characteristic of a large amount of noise improvement.
The value of K is set to a smaller value, and the amount of noise improvement is suppressed. The output of each ROM is input to the data changeover switch 11.

データ切換スイッチ11は制御入力が「真」の場合はR
OM12の出力を選択し、ROM12のデータが出力さ
れ、制御入力が「偽」の場合はROM13の出力を選択
し、ROM13のデータが出力される。つまり拡張RO
M14は近傍の点においてもフィールド間の相関が強い
場合はROM12の出力を選択し雑音改善量を大きくし
、相関が弱い場合はRollsの出力を選択し雑音改善
量を抑えるように動作する。
The data selector switch 11 is set to R when the control input is “true”.
The output of OM12 is selected and the data of ROM12 is output, and if the control input is "false", the output of ROM13 is selected and the data of ROM13 is output. In other words, extended RO
M14 operates to select the output of ROM 12 and increase the amount of noise improvement when the correlation between fields is strong even at nearby points, and to select the output of Rolls and suppress the amount of noise improvement when the correlation is weak.

以上のように本実施例によれば、ある点の近傍の複数の
点の差を得るだめのn個の遅延素子からなる第一の遅延
装置7と、雑音低減を行おうとする中心点を決定するた
めのADClと第二の減算器6との間のm個の遅延素子
801〜soMからなる第二の遅延装置8と、拡張RO
M14としてn個(本実施例ではn=2)の範囲検出器
91゜92と、特性の異ナッた2個の80M12,13
と、それぞれの範囲検出器91.92の論理積を得る論
理積器10と、論理積器10の出力に応じて各ROMの
出力を選択するデータ切換スイッチ11を設けることに
より、より確実なフィールド間の相関検出が可能であり
、大きな雑音低減効果を得ようとする場合でも動き部分
の残像は従来より小さく抑えることができる。
As described above, according to this embodiment, the first delay device 7 composed of n delay elements is used to obtain the difference between a plurality of points in the vicinity of a certain point, and the center point at which noise reduction is to be performed is determined. A second delay device 8 consisting of m delay elements 801 to soM between the ADCl and the second subtracter 6 for
As M14, n (in this example, n=2) range detectors 91°92 and two 80M12, 13 with different characteristics.
By providing a logical multiplier 10 that obtains the logical product of the respective range detectors 91 and 92, and a data changeover switch 11 that selects the output of each ROM according to the output of the logical multiplier 10, a more reliable field can be obtained. It is possible to detect the correlation between images, and even when trying to obtain a large noise reduction effect, the afterimage of moving parts can be suppressed to be smaller than before.

なお拡張ROM14の実施例としては、ROMの個数を
3個以上として論理積器を複数個使用し、相関性をきめ
細かく判別し最適なROM選択を行なう構成も可能であ
る。
Note that as an embodiment of the expansion ROM 14, it is also possible to have a configuration in which the number of ROMs is three or more, a plurality of logical multipliers are used, and the correlation is finely determined to select the optimal ROM.

発明の効果 以上のように本発明は、ある点の近傍の複数の点の差を
得るだめのn個の遅延素子からなる第一の遅延装置と、
第一の減算器と第一の遅延装置のn個の個々の遅延素子
からのn+1個のディジタルデータに応じて予め記憶し
ておいたディジタルデータを出力し雑音低減量を決定す
る拡張ROMと、雑音低減を行おうとする中心点を決定
するためのADCと第二の減算器との間のm個の遅延素
子からなる第二の遅延装置という構成を設けることによ
り、大きな雑音低減効果を得ようとする場合でも動き部
分での残像は従来より小さく抑えることができるため、
映像が不自然になりにくいといった優れた効果を得るこ
とができる。
Effects of the Invention As described above, the present invention provides a first delay device comprising n delay elements for obtaining a difference between a plurality of points in the vicinity of a certain point;
an expansion ROM that outputs digital data stored in advance in response to n+1 digital data from the n individual delay elements of the first subtracter and the first delay device and determines the amount of noise reduction; A large noise reduction effect can be obtained by providing a second delay device consisting of m delay elements between the ADC and the second subtractor for determining the center point at which noise reduction is to be performed. Even when moving, afterimages in moving parts can be kept smaller than before.
It is possible to obtain an excellent effect such that the image is less likely to look unnatural.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における雑音低減装置のブロ
ック図、第2図は拡張ROMの詳細な構成例を示すブロ
ック図、第3図は従来の雑音低減装置のブロック図、第
4図はROMの入出力特性図である。 1・・・・・・ADC12・・・・・・DACls・・
・・・・フィールドメモリ、4・・・・・・第一の減算
器、5・・・・・・ROMθ・・・・・・第二の減算器
、7・・・・・・第一の遅延装置、8・・・・・・第二
の遅延装置、9・・・・・・範囲検出器、10・・・・
・・論理積器、11・・・・・・データ切換スイッチ、
12゜13・・・・・・ROM、14・・・・・・拡張
ROM0代理人の氏名 弁理士 中 尾 敏 男 ほか
1名第 図 /−−ADC (ア亀)Vノ
FIG. 1 is a block diagram of a noise reduction device according to an embodiment of the present invention, FIG. 2 is a block diagram showing a detailed configuration example of an expansion ROM, FIG. 3 is a block diagram of a conventional noise reduction device, and FIG. 4 is an input/output characteristic diagram of the ROM. 1...ADC12...DACls...
...Field memory, 4...First subtractor, 5...ROMθ...Second subtractor, 7...First subtractor Delay device, 8... Second delay device, 9... Range detector, 10...
...Logic product, 11...Data changeover switch,
12゜13...ROM, 14...Expansion ROM0 Agent's name Patent attorney Toshi Nakao and one other person Figure/--ADC (Akame) Vno

Claims (1)

【特許請求の範囲】[Claims] 入力された映像信号をディジタルデータに変換し出力す
るA/Dコンバータと、入力されたディジタルデータを
映像信号に変換し出力するD/Aコンバータと、前記D
/Aコンバータに入力されるディジタルデータを少なく
とも1フィールド分遅延し出力するフィールドメモリと
、前記A/Dコンバータからのディジタルデータと前記
フィールドメモリで遅延されたディジタルデータとの差
を出力する第一の減算器と、ディジタルデータを一定時
間τiだけ遅延し出力する遅延素子を第一の減算器の出
力にn個縦続接続し第一の減算器からのディジタルデー
タを遅延する第一の遅延装置と、第一の減算器と第一の
遅延装置のn個の個々の遅延素子からのn+1個のディ
ジタルデータに応じて予め記憶しておいたディジタルデ
ータを出力し雑音低減量を決定する拡張ROMと、前記
A/Dコンバータからのディジタルデータを一定時間▲
数式、化学式、表等があります▼τi(mは正の整数)
だけ遅延し出力する第二の遅延装置と、第二の遅延装置
からのディジタルデータと前記拡張ROMからのディジ
タルデータとの差を前記D/Aコンバータと前記フィー
ルドメモリに出力する第二の減算器とを備えたことを特
徴とする雑音低減装置。
an A/D converter that converts an input video signal into digital data and outputs the digital data; a D/A converter that converts the input digital data into a video signal and outputs the digital data;
a field memory that delays and outputs digital data input to the A/D converter by at least one field; and a first field memory that outputs the difference between the digital data from the A/D converter and the digital data delayed by the field memory. a subtracter, and a first delay device that delays the digital data from the first subtracter by connecting n delay elements cascaded to the output of the first subtractor to delay the digital data by a certain time τi and output the resultant output; an expansion ROM that outputs digital data stored in advance in response to n+1 digital data from the n individual delay elements of the first subtracter and the first delay device and determines the amount of noise reduction; Digital data from the A/D converter is stored for a certain period of time ▲
There are mathematical formulas, chemical formulas, tables, etc. ▼τi (m is a positive integer)
a second delay device for outputting the digital data after delaying the data by the amount of time; and a second subtracter for outputting the difference between the digital data from the second delay device and the digital data from the expansion ROM to the D/A converter and the field memory. A noise reduction device characterized by comprising:
JP63158555A 1988-06-27 1988-06-27 noise reduction device Pending JPH027773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63158555A JPH027773A (en) 1988-06-27 1988-06-27 noise reduction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63158555A JPH027773A (en) 1988-06-27 1988-06-27 noise reduction device

Publications (1)

Publication Number Publication Date
JPH027773A true JPH027773A (en) 1990-01-11

Family

ID=15674265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63158555A Pending JPH027773A (en) 1988-06-27 1988-06-27 noise reduction device

Country Status (1)

Country Link
JP (1) JPH027773A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354620A (en) * 1991-05-31 1992-12-09 Maruzen Seiko Kk Formation of chuck for wire electric discharge machine and block for chuck used therefor
EP0502615A3 (en) * 1991-03-07 1994-04-27 Matsushita Electric Industrial Co Ltd

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502615A3 (en) * 1991-03-07 1994-04-27 Matsushita Electric Industrial Co Ltd
JPH04354620A (en) * 1991-05-31 1992-12-09 Maruzen Seiko Kk Formation of chuck for wire electric discharge machine and block for chuck used therefor

Similar Documents

Publication Publication Date Title
US4937667A (en) Method and apparatus for processing picture signals having interlaced field scanning
US4768092A (en) Image signal conversion device
US5027201A (en) Motion detection apparatus as for an interlace to non-interlace scan converter
US4661853A (en) Interfield image motion detector for video signals
US4652907A (en) Apparatus for adaptively controlling a video signal recursive filter
KR950035461A (en) Video display system with digital de-interlacing
US4924306A (en) Method of and device for estimating the extent of motion in a picture element of a television picture
US4737850A (en) Apparatus for noise reducing composite video signal
US5206715A (en) Circuit for separating luminance and chrominance signals
JPH0693780B2 (en) Signal processing circuit
JP2003078926A (en) Detector for telecine conversion method of video signal
US5603013A (en) Method and apparatus for noise reduction of cyclic signal by selecting majority logic state of corresponding portions of plural cycles
US5499375A (en) Feedback register configuration for a synchronous vector processor employing delayed and non-delayed algorithms
JPH027773A (en) noise reduction device
US4987481A (en) Video noise reduction system
JPS58129891A (en) Adaptive type luminance signal and chromaticity signal separator
JP2658625B2 (en) Interpolation signal generation circuit
US5668609A (en) Motion detector and key signal interpolator using same
JPH02260889A (en) Picture signal processor
JP2623328B2 (en) Noise reduction circuit
JP2874654B2 (en) Motion detection circuit
JP2531096B2 (en) Motion detection circuit
JPH04120975A (en) Picture processor
JPH0233286A (en) Movement vector detection system
JPH08116519A (en) Motion detection circuit